→ richliu:是, L1 Cache sync 的問題還是要靠 HW 解. 02/23 23:25
→ richliu:如果你們 CPU 沒有這個機制, 那就.. m... 關掉 DATA Cache 02/23 23:26
: → richliu:如果是這樣的話, 你其他顆 CPU 有沒有接受 external 02/23 01:13
: → richliu:interrupt. 如果有才有機會. ARM 有 inter-processor 02/23 01:14
: → richliu:interrupt. 可以用這個做 cache coherence 的動作. 02/23 01:14
有的, 手頭上的板子, CPU 間彼此觸發對方的 software interrupt 是可以做到的.
但還是很困難做到 SMP, 這種 inter-processor cache coherence 的機制應該主要是
用於解決 non-coherence DMA 的問題.
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 114.32.230.36