[討論] Simulink子系統的問題

[green78627 (小綠)]

大家好

我想請問為什麼使用Simulink做電路模擬
今天有一個架構做好了，已確認模擬完後不會有問題，得到的結果是我要的
但是當我將這個架構做成一個Subsystem時，再進行模擬
得到的結果與原先的不一樣
整個架構的參數我都沒有改變，只是把這個架構做成子系統
為什麼得到的結果會不一樣呢?
請有經驗的大大跟說一下~

我使用的版本是Matlab 7.10.0(R2010a)

--
※ 發信站: 批踢踢實業坊(ptt.cc) 
◆ From: 140.125.21.168
→ qeagle:會不會母系統用的模擬參數不同