→ william5h:Gate 1 input是S, Gate 2 input是R, Gate 1 delay 2ns 11/23 17:56
→ william5h:Gate 2 delay 1.5ns,S和R都在t=0時從1降到0 11/23 17:57
→ william5h:然後要畫P和Q的time chart 11/23 17:58
→ cjshine:那兩個gate真的都是OR gate嗎... 老師的圖是這樣畫的 11/23 20:50
推 MrOrz:我覺得既然都說是latch了 老師應該是忘了畫圈圈 11/23 21:36
推 william5h:我抄的是NOR耶......還是我抄錯? 11/23 21:45
※ 編輯: breezeandy 來自: 140.112.245.52 (11/23 23:39)
→ breezeandy:圖我抄or gate QQ 11/24 13:00
推 william5h:這樣喔@@ 不過我覺得既然是SR Latch應當是NOR啦... 11/24 15:20