我有個大問題, 其實呢, 我有這個疑問已經很久了,
就是如果準確的去估算delay model. 其實這是我碩論的一部份,
但是我無法把它model成公式, 所以我就用lookup table的方法,
現在我下一屆的學弟妹也遇到相同的問題,
----------問題的定義--------------
前言: 因為我是做hard ip generator, 所以必須提供timing的information,
1.我有一個cell長相如下:
http://eda.ee.ntu.edu.tw/~planet/i1.jpg
2.再來我將這一個cell又包裝成另一個cell2, 用wire將這很多cell2連在一起
http://eda.ee.ntu.edu.tw/~planet/i2.jpg
3.算出每個cell2裡面的nmos的gate cap
Cg = Area x Cox , Cox = Eox / Tox ,
P.S. Eox: 二氧化矽的介電常數, Tox:oxide 的厚度
4.假設這條wire前面接了一個inverter
http://eda.ee.ntu.edu.tw/~planet/i3.jpg
5.算出inverter的電阻
公式如圖:http://eda.ee.ntu.edu.tw/~planet/i4.jpg
6.利用Elmore formula算出delay
7.結果與hspice算出來的差了十萬八千里
這只是一個小小的model, 都算不出來了, 更別說其他的.
我想請問一下, 我到底是哪裡的假設出了問題,
我當時有問過TSMC製程的人, 他是跟我說,
我們手算的會跟hspice差很多, 不過真的差太多了.
謝謝大家看完這冗長的文章 :P
有沒有人知道, 我到底哪裡需要修正的呀!!!
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 61.218.4.62