為了使處理器高速且節能地進行工作，必須進行電源噪音處理，在“ISSCC 2007”上，此類的技術發表數量眾多。在以“Power Distribution and Management”為題的研討會（Session16）上，多家公司發佈了自己的電源噪音（1）監測技術、(2)消除技術、(3)動態適應技術。
使處理器同時實現高速工作和節能工作，重要的是盡可能地縮小與誤差和噪音有關的設計余量。但是，由於噪音（特別是電源噪音）依賴於LSI的工作狀態，在設計階段很難正確預測出最壞的情況。此次各公司發表的技術都是此類問題的解決方法。
利用晶片內電路進行實時測量
（1）關於監測技術的發表共有4件。以往，出於對測量精度的重視，監測大多采用的是只能測量週期性噪音的採樣法。不過，由於引起LSI問題的噪音大多沒有週期性，此次的4件發表全部採用了實時測量。
IBM通過在雙核“POWER6”中嵌入監測電路，對2個內核是否應該共用電源進行了分析（演講序號16.7）（圖1）。結果顯示，共用電源的晶片電源噪音較小，最大時鐘頻率可提高3～5％。此外，該公司還在POWER6中嵌入了24個由該監測電路改裝的關鍵路徑監測電路(CPM)，介紹了CPM測量結果和最大時鐘頻率的關係（演講序號22.1）。
神戶大學與瑞薩科技的研究小組在90nm工藝32位RISC CPU中，嵌入了120個由6個電晶體組成的小面積（30.0μm×12.6μm)監測電路（演講序號16.2）（圖2）。除電源噪音的晶片面分佈外，該小組還公佈了切換CPU工作狀態和時鐘頻率時產生的電源噪音的測量結果。
富士通研究所和A-R-Tec提案的監測電路可以用於調試電源噪音引起的誤操作（演講序號16.3）（圖3）。該電路採用90nm工藝製造，顯示頭的尺寸為356μm×332μm。
動態控制時鐘頻率和電源電壓
（2）消除技術方面，英特爾發表了能夠使電源共振引起的噪音相互抵消的電路（演講序號16.1）（圖4）。在共振頻率為140MHz時，該電路可以使電源噪音從239mV降到55mV，降幅達到77％。
（3）動態適應技術方面，英特爾研究小組提出可以通過動態控制時鐘頻率、電源電壓、底板偏壓的方式，處理溫度變化、電源噪音、電晶體老化等3個問題（演講序號16.4）（圖5）。在電源噪音為μs級時，通過動態改變時鐘頻率，時鐘頻率能夠提高5％。（特約撰稿人：高宮 真）
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 125.233.170.228