http://www.eettaiwan.com/ART_8800523823_628626_NT_5af2e5c1.HTM
隨著DRAM價格的持續下跌以及大部份製造商們歷經著財務困難，唯有創新並積極地推動製程微縮才能確保公司的成功。由於DRAM元件的製程縮微主要針對的是DRAM單元，因而陣列架構在決定晶片大小方面扮演著最具關鍵性的角色。
傳統上，一款8F2單元設計與一款折疊位元線(bitline)陣列共同構成了主流DRAM架構，在可製造性和DRAM陣列運作方面表現得極為可靠。對稱陣列設計和接近位元線對的實體位置都有助於為具有折疊位元線架構的DRAM單元實現最可靠的感測和儲存作業。
包括美光(Micron)和三星(Samsung)等主要的DRAM製造商也已採用6F2單元設計，以提供比8F2單元更少25%的體積。雖然減少25%的DRAM單元體積使其更具有發展性，但要將該技術投入量產還必須克服一些障礙。此外，除了伴隨更小DRAM單元所必然帶來的製程挑戰以外，6F2的設計由於其位元線感測放大器採取緊密的間距(tight pitch)，也迫使設計者必須利用開放的位元線架構。然而，一般認為開放的位元線架構對陣列雜訊更為敏感。
在開放的位元線架構內，每一組位元線對是由分別在位元線感測放大器兩側的位元線所組成的。而在折疊的位元線設計中，一組位元線對有兩個位於位元線感測放大器同側、實體上相鄰的位元線，這種安排有助於減少同樣發生在位元線的陣列雜訊影響。折疊的位元線架構還提供可完全使用的DRAM單元陣列。在一個開放的位元線架構設計中，邊緣單元陣列的使用僅是折疊陣列位元線設計的一半。
美光公司已採用6F2單元設計多年。Semiconductor Insights公司觀察到美光公司分別開發出了基於6F2設計架構的95nm 512Mb DDR2、78nm的1Gb DDR3和 78nm 的2Gb DDR2 DRAM。最近在分析三星公司的80nm DDR2元件後，Semiconductor Insights注意到三星在其Rev. E DRAM設計中，也採用了基於6F2的架構。在比較了三星的6F2 80nm DDR2和其8F2 90nm DDR2 DRAM元件後，將可能深入剖析6F2設計優劣及設計挑戰。透過比較三星基於6F2的80nm DDR2設計與Hynix基於8F2的80nm DDR2元件後，就能夠直接對基於6F2和基於8F2的設計進行比較。
Semiconductor Insights的分析顯示，採用6F2架構使得三星設計團隊所開發出的512Mb DDR2 DRAM與前一代的8F2設計看來相當不同。每一陣列區塊(包含單元陣列和位元線感測放大器)現在已經具有320個字線，比基於8F2的90nm設計中每區塊512個字線更少。看來似乎三星減少了連接至位元線的單元數量，以緩解陣列雜訊影響，並協助基於6F2陣列設計中的感測和儲存作業。
三星公司還採用了一種非傳統的陣列設計。傳統上，陣列區塊一般以總數的2次方形式來提供字線，例如128 (27)、256 (28) 或512 (29)。但6F2設計則有320個字線(不是2次方)。三星公司似乎打算在作業可靠性(使每位元線少於512個字線)和空間效率(多於256)二者之間採取折衷路線，以節省位元線感測放大器數量。
然而，由於開放位元線架構的本質使然，在晶片中較高方向上的位元線感測放大器區塊數量增加了68%。行冗餘減少了20%。隨著從基於8F2的90nm設計過渡到基於6F2的80nm設計，三星可從每一片12吋晶圓所得到的晶片數增加了47%。
雖然比較三星公司的兩種元件後(表1)顯示，6F2設計可從每片晶圓中所得到的晶片數已顯著提高，但難以理解的是元件尺度的微縮(90nm到80nm)與單元/陣列架構改變(8F2到6F2)所造成的影響。
表1：三星的8F2架構和6F2架構設計比較。
為了分析基於6F2設計的影響，Semiconductor Insights分析了分別來自三星和Hynix公司兩款旗鼓相當的80nm DDR2設計(表2)。
表2：80nm DDR2 DRAM的設計比較：6F2 vs 8F2。
針對這兩款設計的單元尺寸進行比較後，清楚地顯示了6F2 DRAM單元的權衡折衷：單元大小僅減少了24%。但對於晶片大小的影響(雖然其它因素也會影響晶片大小，但假定也進行了類似的週邊設計)大約只有6F2單元設計的一半水準。
隨著開放位元線架構所帶來的其它設計挑戰，也使基於6F2單元DRAM的效益被打了折扣，這些挑戰性包括：邊緣陣列的利用不足以及每位元線較少的字線(因而需要更多的位元線感測放大器)。審慎地選擇陣列區塊是基於6F2單元DRAM產品最佳化設計的關鍵。
對於12吋晶圓產線來說，基於6F2單元的設計從每片晶圓中所得到的晶片數整體增益據估計約為15%左右。
雖然6F2單元體積縮小24%，但這一優勢卻因每一晶圓中所得到的晶片數只增加了15%而大打了折扣。儘管如此，晶片數的增加無疑地仍對於維持獲利與競爭優勢相當具有關鍵性。
圖1：三星的90nm、512Mb DDR2 DRAM(Rev. C)持續沿用8F2架構設計。
圖2：三星的80nm、512Mb DDR2 DRAM(Rev.E)改用6F2架構設計。
作者：Young Choi
記憶體技術經理
Semiconductor Insights
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 211.20.254.28