http://www.ppaee37.fcu.edu.tw/cie/08.htm
8.1 半導體工程之應用
我國半導體產業經過三十年來的辛勤跟耕耘, 發展至今已具整體產業架構。 且
在政府大力推動台灣成為科技島的政策之下, 更加地蓬勃發展。 展望未來幾年
，半導體產業已確定是我國產業昇級的最關鍵產業，預計未來十年將有超過2兆
台幣的資金將投入12吋晶圓廠的興建。同時其所帶動週邊的產業包括設備，材料
，廠房，設計，測試，封裝以及下游的電子資訊產業更是難以估算。 根據美國
半導體產業協會的資料顯示, 全球半導體工業產值2010年時將達20兆台幣, 屆時
我國半導體工業產值將提昇至2兆台幣。 可見未來十年, 台灣半導體產業是榮景
可期。 但在競爭激烈的半導體產業中, 充分的人力資源及技術的研究開發是非
常重要的競爭關鍵。以目前國內現有的擴廠速度, 每年都須注入相當比例的生力
軍, 預估未來十年, 我國半導體產業所需之工程技術人才約為60000人, 平均年
需求為6000人。 而根據資料顯示, 目前市場對工程人才的需求遠超過供應, 差
距高達30% (1999/12/23 經濟日報第二版)。以南科為例，五年後將會有2萬人的
人力供給缺口 (2000/10/17經濟日報第30版)。可見IC產業工程技術人才的養成
實為迫切。目前全球興建或量產中的12吋晶圓廠達到約40座，而其中高達半數集
中於台灣，台灣是目前全球12吋晶圓廠密度最高的區域 (2000/12/16 工商時報)
。美國電子工業(EET) 雜誌更指出，台灣是未來左右全球積體電路產業的四個地
區之一。現今的半導體技術每一代之間相隔僅三年, 為維持高度競爭力, 我們必
須建立高的競爭障礙。 亦即掌握真正的尖端技術與尖端人才方可保持領先, 否
則很容易被東南亞及大陸等擁有廉價勞力的地區所取代。 總之IC產業的真正競
爭已不在資金的籌措, 而在於充足的人力及技術的領先, 唯有掌握這兩項, 方能
取得領導的地位。目前在半導體產業發展，由於我國的資金充沛，因此資金籌措
已無問題，未來半導體發展的最大挑戰在於人才養成及技術發展。而根據資料顯
示，目前市場對工程人才的需求遠超過供應，可見IC產業工程技術人才的養成實
為迫切。現今的半導體技術每一代之間相隔僅三年，為維持高度競爭力，掌握真
正的尖端技術與尖端人才方可保持領先，否則很容易被別人所取代。
台灣半導體產業的主要產品及製造廠商
nIC Design– 威盛, 瑞昱, 凌陽, 矽統, 鈺創, 揚智, 太欣, 偉詮, 民生, 矽
成, 義隆, 天下 等.
nFoundry – 台積電, 聯電等.
nDRAM – 茂矽, 茂德, 力晶, 華邦, 南科, 世界等.
nSRAM – 華邦, 聯電等.
nNonvolatile Memory – 旺宏, 華邦, 聯電等.
nTesting – 聯測, 立衛等.
nPackage – 日月光, 矽品, 華泰, 鑫成, 華特, 華瑞等.
nWafer –中德, 小松, 亞太等.
nMask –臺灣光罩, 新台等.
nTFT LCD – 友達, 勝華, 碧悠, 瑞軒, 中光電等.
nElectro-optical –國聯, 博達, 光磊, 光寶, 鼎元, 漢光, 台灣科等.
8.2 半導體技術發展主軸與製程簡介
Future projections for Si technology taken from the SIA NTRS
nYear 1997 1999 2003 2006
2009 2012
nMin Feature Size (nm) 250 180 130 100 70
50
nDRAM Bits/Chip 256M 1G 4G 16G 64G 256G
nDRAM Chip Size (mm2) 280 400 560 790 1120
1580
nMicroprocessor Txs/chip 11M 21M 76M 200M 520M
1.4B
nMax Wiring Levels 6 6-7 7 7-8
8-9 9
nMin Mask Count 22 22-24 24 24-26
26-28 28
nMin Supply Voltage 1.8-2.5 1.5-1.8 1.2-1.5 0.9-1.2 0.6-0.9
0.5-0.6
半導體技術發展主軸如下：
1. 長晶
2. 積體電路設計
3. 晶元代工
4. 記憶體設計製造
5. 光罩設計
6. 封裝測試
半導體製程方面大致上可分為兩個部分，前段為元件的製作，後段為金屬內連線
製程，其製作過程如下：
1. 矽晶片的製造(Crystal Growth and Wafer Fabrication)
2. 微影(Photolithography)
3. 氧化(Oxidation)
4. 摻雜(Doping)
5. 物理及化學氣相沈積(Physical Vapor Deposition and Chemical Vapor
Deposition)
6. 蝕刻(Etching)
7. 離子植入(Ion Implantation)
8. 熱處理製程(Thermal Treatment Process)
積體電路等半導體元件之關鍵性製程均需在乾淨無塵並維持恆定溫、濕度的環境
內施行；因此無塵室(Clean Room)之主要是為了達到較高良率的結構製造，無塵
室之乾淨度等級規畫例如class 10，其意指直徑≧0.5mm之粒子數目小於10
Particles/ft3。
半導體元件圖案結構的製作，通常利用光罩將圖案曝光在感光層上，再透過顯影
來完成，為使元件有更好的精確度與可靠度，在半導體製程大致上可以分為下列
幾個步驟：
1. 基材表面清洗(Wafer Cleaning)：
由於晶片基材表面通常都含有鹼金屬及重金屬及一些有機物，因此必須先利用硫
酸，氨水及鹽酸將其清除，再以氫氟酸蝕刻基材表面的氧化物，經純水沖洗後，
置於旋乾機將其旋乾。
圖8-1 濕式清洗台
2. 微影(Lithography)：
將基材上之感光劑膜（通常為光阻）均勻分佈，再經曝光前預烤 (Pre-Exposure
Bake)或稱軟烤 (Soft Bake)，將感光膜中的溶劑去除，使光阻對基材表面的附
著力增強。接著利用單一光源透過光罩圖案照射至感光膜，以成像於此感光膜上
，進行圖案之轉移，此一步驟稱為曝光。再將基材浸泡或於表面噴灑顯影劑，將
曝光後的所轉移的圖案顯影出來。經硬烤將基材表面及感光膜內所殘餘的溶劑加
熱蒸發，加強顯影後感光膜的附著力。
3. 氧化（Oxidation）：
利用高溫爐在晶片基材表面形成一層氧化層，作為閘極介電層，而此閘極介電層
將會嚴重影響元件的特性。
圖8-2 高溫爐 圖8-3 快速熱回火系統
4. 摻雜(Doping)：
半導體是導電能力介於導體與絕緣體之間的一種材料，並可以藉由摻雜雜質大大
改變其導電能力。摻雜的方式分為擴散及離子植入兩種方法，擴散是藉由在高溫
爐中進行預置及趨入等兩個摻雜所需要的步驟，將材料由低濃度擴散到高濃度的
區域，而離子植入技術不但能提供各種摻雜製程得需求，且比熱擴散法更能準確
控制摻質的摻入含量及分布，因此已經成為現在VLSI 製程上，最主要的摻雜技
術。
5. 薄膜沉積(Thin Film Deposition)：
分為物理及化學氣相沈積(Physical Vapor Deposition and Chemical Vapor
Deposition)，沉積專指薄膜形成中不消耗底材材質，不論是導體、半導體或介
電材料都可藉由化學氣相沈積來配製，因為化學氣相沈積是藉由反應氣體間的化
學反應來產生所需薄膜，因此材質特性較物理氣相沈積的薄膜好，但是某些金屬
材料仍然需要用到物理氣相沈積。
圖8-4 物理氣象沈積系統
6. 蝕刻（Etching）：
蝕刻製程的主要功能，是要將進行微影製程前所沉積的薄膜，厚度約在數千到數
百Å之間，把沒有被光阻覆蓋及保護的部份，以化學反應或是物理作用的方式加
以去除，以完成轉移光罩圖案到薄膜上面的目的。現在廣泛應用到半導體上的蝕
刻技術，主要有兩種：一是濕式蝕刻；另一為乾式蝕刻。前一種方法主要是利用
化學反應來進行薄膜蝕刻；而後面的方式主要是利用物理的作用來進行。
7. 金屬鍍膜與連線：
利用蒸鍍(Evaporation)、濺鍍(Sputtering)或化學沈積(CVD)的方式，在晶片基
材上形成一層薄金屬膜，並利用顯影、蝕刻方式獲得所需之圖案，而構成元件間
的電性連接，並在晶片表面金屬端製作大面積的銲墊 (Bonding Pad)，以提供線
銲 (Wire Bond) 端點之用，我們可使用微探針儀，來進行晶片電性連接檢測。
8. I-V與C-V量測：
I-V量測是利用電晶體在不同條件下對節點施加電位所得的電流-電壓關係曲線，
來評估元件的電性是否在我們所要求的規範內，而所需評估的電性包括崩潰電壓
、臨限電壓和導通電阻值等等。量測時所使用的機台為HP4145B及一個測試箱，
如圖8-5和圖8-6。
圖8-5 測試箱 圖8-6HP4145B(下)及Agilent4294(上)
C-V量測是利用MOS電晶體在不同條件下的電容-電壓關係曲線，來評估MOS氧化層
品質的一中技術，所使用的量測機台為Agilent4294，如圖8-6。
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 59.115.7.244