[問題] 想請問Verilog

[seoker (sEoKeR)]

呃..

我是Verilog新手

想請問版眾..排序的電路圖該怎麼畫

依序輸入8個8bit有號整數

經過一些幾個clk的latency由小到大輸出

有沒有人有好建議@@"

畫半天畫不出來中...

先謝了

--
※ 發信站: 批踢踢實業坊(ptt.cc) 
◆ From: 140.113.95.216