Re: [問題]verilog / vhdl

[zanthia99 (zanthia99)]

※ 引述《markchen ()》之銘言：
: 關於這類型的問題　可以在這裏問嗎！？
: 不知道該在那裏問？
: verilog 好像可以用modelsim模擬　但在寫入晶片的軟體是用什麼！？

verilog 要經過 synthesis 後才能寫入晶片,
synthesis 和寫入的工具,
各家廠商都會提供,
Xilinx 為 ISE, Altera 有 Quartus...


--
※ 發信站: 批踢踢實業坊(ptt.cc) 
◆ From: 220.130.188.178