看板 Programming 關於我們 聯絡資訊
嗯,那我這樣子問好了, 其實我知道一種寫法, 不過這是pipeline的寫法, 只是覺得這樣寫很麻煩,感覺不是很有效率。 想要找一個更好的方法, 所以才會想到nonblocking的方式... 有更好得方法嗎??? 求助神大??? pipeline的寫法,如下: case (i) 1: begin a = 2 * 3; i=i+1; end 2: begin b = a * 2 + 3 ; i=i+1; end 3: begin c = a + 2 * b ; i=i+1; end 4: begin d = a + b + c ; i=i+1; end default: begin i=i+1; end ※ 引述《LINAN322 (新熱血陽光男孩￾NN)》之銘言: : 想請教一下有關verilog的問題 : 有關於blocking的寫法。 : 小弟目前寫code都是用blocking的寫法, : 但是看書,很少人用blocking的寫法, : 都是用unblocking的。 : 很奇怪,因為我目前寫的code都是可以合成的, : 但是不清楚這樣寫是不是很傷硬體的資源。 : 如四行數學式的運算: : 1. a = 2 * 3 : 2. b = a * 2 + 3 : 3. c = a + 2 * b : 4. d = a + b + c : 因為我用blocking的寫法,且a,b,c,d均有相關,所以如下: : a = 2 * 3; : b = a * 2 + 3 ; : c = a + 2 * b ; : d = a + b + c ; : ==>照著寫就好了,但我看書上,都沒有人這樣做... : 所以我這樣寫,不過我非常的沒有自信,因為沒有書給我任何的佐證 : 所以我非常疑惑,雖然我可以合成。 : 但是我去燒入至fpga,正確的演算法結果可以跑出嗎?還是一定會有問題? : 其實我懂得unblocking,但是用unblocking寫,我很不習慣。 : 只是不懂得unblocking的設計方式。 : 如果是這樣寫, : 那我怎麼讓他delay呢,因為其中有相關性。 : a <= 2 * 3; : b <= a * 2 + 3 ; : c <= a + 2 * b ; : d <= a + b + c ; : 有神人可以幫我解答嗎? : 這兩個差別到底再哪裡? : 對硬體資源影響會很大嗎??? : 感謝~~~ -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 61.63.108.143
LINAN322:且這樣要4個CLK...有更好得方法嗎??? 61.63.108.143 05/02 00:57
ksmrt0123:這不像pipeline... 建議也可到 219.68.71.218 05/02 01:22
ksmrt0123:electronics板問,那邊也不少人懂verilog 219.68.71.218 05/02 01:23
ksmrt0123:可試試把pipeline的每個stage分別用一個 219.68.71.218 05/02 01:30
ksmrt0123:always block寫... 219.68.71.218 05/02 01:30
carlcarl:嗯 一般好像是用always包起來 @@ 61.227.138.19 05/02 02:26
LINAN322:謝謝各位的建議...^^140.138.178.157 05/02 13:22