[大心] 數位電路的期末考...

[barbariane (天馬)]

You are asked to design Verilog for a 4x3 product encoder

and decoder.Each codeword consists of 12data bits(d1~d12)

plus 4 row parity bits (rp1~rp4) and 3 colume parity bits

(cp1~cp3),a total of 19 bits.

當我看到這題目時....

心情是...

‧★,:*:‧\(￣▽￣)/‧:*‧°★

‧★,:*:‧\(￣▽￣)/‧:*‧°★

‧★,:*:‧\(￣▽￣)/‧:*‧°★












數位...別了<(￣ㄧ￣ )

我不想重修啊啊啊啊(〒﹏〒)

--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.113.68.71
→ skyjason    :我不懂題目...
→ barbariane  :就是encode跟decode...
→ yolucky     :１、２樓怪物！！
推 hglight     :我說電物的會你會不會很難過?
→ yolucky     :反正我都不會這個啦！...ˊˋ
→ billywind   :怪物說兩個怪物是怪物....
→ yolucky     :嗄？嘎？
→ sixthday    :我完全不懂正反器計數器之類的到底在幹啥
→ barbariane  :正反器就是記錄用的
→ barbariane  :計數器就是Counter
→ sixthday    :運作原理不懂啦，題目一說要設計電路就死了
※ 編輯: barbariane      來自: 140.113.68.71        (06/18 02:46)
推 skyjason    :這應該是我大二才要修的東西吧
→ barbariane  :過了~‧★,:*:‧\(￣▽￣)/‧:*‧°★