推 HuangJC:你也說了,不是做不出來,是成本考量;而成本考量一直在變 06/03 01:16
→ HuangJC:我說的是真的,不過最後總會出現主流啦;沒看過規格大戰嗎? 06/03 01:16
→ HuangJC:如果成本考量是很單一的答案,就不會有規格大戰了 06/03 01:17
你要看做成本也可以. 我覺得這只是有沒有充分利用的問題
這樣看就懂了
10進位 2進位 2進位模擬3進位
0 0 00 -> 0
1 1 01 -> 1
2 10 10 -> 2
3 11 100 -> 10
4 100 101 -> 11
9 1001 10000 -> 100
10 1010 10001 -> 101
3進位每個byte是由二個2進位位元組成
這種轉換,在數字越來越大時,
如10進位的10, 用 2進位模擬3進位的結果,
> 10進位 2進位 2進位模擬3進位
> 10 1010 10001 -> 101
^^^^^
如果10001,當成真正的2進位,看在10進位中是17
在擬3進位中卻只能代表10, 足足有 7/17的無意義位元....
※ 編輯: xiaoa 來自: 140.112.244.42 (06/03 01:41)
推 HuangJC:多位元CPU到後來,用幾顆電晶體是一種成本;但有幾根腳也是 06/03 01:27
→ HuangJC:當聯外腳位不夠,就可能動腦筋想到奇奇怪怪的組合上去 06/03 01:28
推 HuangJC:不過為了和傳統理論結合,一般還是用二進位*多位元解讀 06/03 01:30
→ HuangJC:所謂'電腦用x進位'這樣的字眼是很麻煩的,業者會輕輕帶過 06/03 01:31
推 HuangJC:不會..會直接開發三態電晶體線路,沒那麼多浪費 06/03 01:45
→ xiaoa:你把那些東西拿來利用,它就不再是3進位了, 是2進位... 了不? 06/03 01:47
推 HuangJC:你去看我上一篇修文吧,這個是有在用的,只差我背不出IC型號 06/03 01:48
→ xiaoa:因為你的系統始終是基於 2進位的基礎.... 06/03 01:48
→ HuangJC:它不是浪費,倒是種創意;但未接觸該領域前我們不提,因為其 06/03 01:49
→ HuangJC:他東西已經讀得快爆肝了,不會一次都和你提 06/03 01:50
→ HuangJC:這裏有編碼的啦..不是基於2進位;擔心編碼拖慢速度就好 06/03 01:50
→ HuangJC:所以把速度當成一種成本,再混進去,一路規格大戰下來~ 06/03 01:51
→ HuangJC:應該說,二進化存在你的電腦螢幕上,方便你解讀;但你如果拿 06/03 01:52
→ HuangJC:一根探針插進電路想讀到二進位..我怕現在電腦不單純了 06/03 01:53
→ HuangJC:所以二進位?那都是在螢幕上,方便你想像的 06/03 01:53
你想太多了....一切都半導體惹的禍
現在想要開發量子電腦就是希望破除半導體這樣的拘限
量子電腦強並不是因為量子很小, 而是因為量子運算單元可以擁有 0 1 以外的態
※ 編輯: xiaoa 來自: 140.112.244.42 (06/03 02:47)
※ 編輯: xiaoa 來自: 140.112.244.42 (06/03 02:51)
推 HuangJC:這句話拷貝到了字眼,沒拷貝到精神.. 06/03 02:50
→ HuangJC:要擁有 0 1 以外的態,不必到量子,我們就辦到了 06/03 02:50
→ HuangJC:如果我今天給你的挑戰是'把 CPU 聯外接腳減半',那就有趣了 06/03 02:51
→ HuangJC:一根接腳只能代表 0 或 1? 不..要代表四種電壓我也想試試 06/03 02:51
→ HuangJC:但回到抽象概念,四種電壓你可以想像成2bit,所以這樣想就好 06/03 02:52
→ xiaoa:有CPU是半導體以外的東西做的,請告訴我,謝謝 06/03 02:52
→ HuangJC:我是說,用半導體就做到了;所以何必改材料呢? 06/03 02:53
→ xiaoa:如果你是增加運算單元的體積, 那跟增加運算單元是一樣的.... 06/03 02:54
→ xiaoa:去寫論文吧. 我等你 ~>.^ 06/03 02:55
推 HuangJC:接腳空間愈來愈不夠用,而CPU內部卻愈做愈密;新的成本問題 06/03 02:56
→ HuangJC:你看懂我上一句就夠了,幹麻有論文.. 06/03 02:56
你只告訴我, 半導體除了體現"通電"和"不通電"以外, 還有什麼第3態就夠了
真的也不必寫什麼論文
※ 編輯: xiaoa 來自: 140.112.244.42 (06/03 02:59)
→ HuangJC:接腳不夠的一個方法,是重覆使用接腳(分時態),但要加快時脈 06/03 02:58
→ HuangJC:而加快時脈也是一種成本;反正就一直競爭啦~ 06/03 02:58
→ HuangJC:但不變的是,中央單元像一堆寫好的副程式,已經有很多成品 06/03 02:59
時脈數再怎麼增加、改變,每一次的運算仍然是2進位的半導體在做......
※ 編輯: xiaoa 來自: 140.112.244.42 (06/03 03:01)
→ HuangJC:(硬體描述語言)所以很少人會自找麻煩,寫不一樣的東西 06/03 03:00
→ HuangJC:我剛不是說了,-5,0,+5 這三種電壓就可以三態了嗎? 06/03 03:01
我上面說過了, 請問你的第三態是什麼?
半通電? 超通電? 非常不通電?
※ 編輯: xiaoa 來自: 140.112.244.42 (06/03 03:03)
→ HuangJC:我們不會讓這想法入侵到中央單元,你寫組語也開心的當2進位 06/03 03:02
→ HuangJC:就好;但是週邊,或晶片間,那就各顯神通了 06/03 03:03
推 pureblue:我認為Xia不必再回,這非本行的容易聚焦錯誤。 06/03 09:32
→ pureblue:Xia你講的夠清楚了,真想知道,白色算盤本唸通就行。 06/03 09:33
推 freef1y3:現在的CPU都是用二進位為主的邏輯閘兜出來的吧 06/03 09:54
→ freef1y3:如果要用三進位可能整個邏輯系統都要重新發展.. 06/03 09:55
→ HuangJC:對,是成本的問題;但在特殊用途或非主流時還是看得到 06/03 10:13
→ HuangJC:目前就算內部不是這樣做,在抽出介面時還是會做成這樣子 06/03 10:14
→ HuangJC:到最後我們無法以 bus 寬度來當標準,可能是以 ALU 當標準 06/03 10:15
→ HuangJC:那 ALU 是以二進位運算嗎?(比如加法,是一個一個位元疊加?) 06/03 10:16
→ HuangJC:也不是,事實上多位元疊加用查表比較快;但你畢竟可以用位元 06/03 10:17
→ HuangJC:疊加來理解它.那我們又以ALU能控制的最小單元來定義嗎? 06/03 10:17
→ HuangJC:如果我們用 CPU 邊界接腳來定義,那怎麼又對混合型 IC 視而 06/03 10:19
→ HuangJC:不見?我用過18條位址線的 IC,一道指令就發出 SIN 波 06/03 10:20
→ HuangJC:這個是專用用途 DSP,數位及類比 IC 的混合 06/03 10:21
→ HuangJC:更妙的是現在燒錄 IC 大行其道,可以取得授權自己燒.. 06/03 10:22