大家好：
這次的作業是和上次相反，將 state diagram 轉換成由
flip-flop 構成的電路圖，測試方式為：將題目的 diagram
轉換成電路，再透過上次的專題轉換回來時，要和題目一致
另外，還有三點注意事項 :
1.要能支援32個states，也就是5個 flip-flop
2.要能作出三個基本題：課本 8.13, 8.14, 8.16
在 demo 當天還會出另外三題(提示：有一題會和 counter 相關)
3.輸入的格式可以是 VHDL 或是課本上有提的其他 Hardare
Description Languages，也可以是自定~~~我們只會提供
問題，你們可以產生自己的 input 來執行程式
P.S.上述我都有公布在網頁上，不過是英文的，所以特地在
這邊 po 中文版，以免大家看不懂我的爛英文..^^;;
Toby.
--
※ 發信站: 批踢踢實業坊(ptt.csie.ntu.edu.tw)
◆ From: 140.112.29.136