Re: lvs/pex的一些問題

[invalid (everlasting)]

※ 引述《invalid (everlasting)》之銘言：
→ wildwolf:你是不是不會 AMS design flow 啊 ?
        AMS design flow?
        你是說寫verilog/VHDL AMS那種嗎?
        那種東西就跟gate-level的一些軟體差不多
        把iteration打成幾個比較小的圈圈
        不用像玩樂透一樣到最後一翻兩瞪眼@@
        當然寫出有意義的model好像不是件容易的事說@@

        但是到最後所有的東西都會變成spice
        才能進行tape-out
        所以到PEX還是會面臨一樣的問題吧@@

--
※ 發信站: 批踢踢實業坊(ptt.cc) 
◆ From: 61.229.46.165
推 ilovecatch:對阿不知道有沒有別的軟體可以後模擬
→ wildwolf:UltraSim 或者 HSIM 都可以啊