※ 引述《wildwolf (可愛的哲哲)》之銘言：
: ※ 引述《invalid (everlasting)》之銘言：
: : 你說的是用cadence的composer去畫schematic才會有analogLib的東東吧
: : 事實上用composer是不會有轉檔的問題，一切都很美好
: 那你為什麼不用呢 ?
因為我想在windows上跑@@ (Cadence學界是沒有windows版的@@...)
工作站是公用的，而由於自己的電腦是用虛擬ip
使用xwin32透過X11 forwarding我不是很喜歡用...
: : 只是我偏好用netlist的方法去設計...
: 用 netlist 那你一開始建 netlist 的時候，device name 就與 PEX
: 的相同就好了，SPICE model 裡面的 device name 可以改成與 PEX 對齊。
: 其實我覺得你是不是拿到舊版的 PDK，這種 device name 的問題應該早就
: 對齊了。除非是你少畫某些 layer ，導致 extract 出來成另外的 device
我用的是TSMC .18 PDK 1.2, 大約在一年前透過CIC拿到的
我也這樣子下線幾次了...就我所知，身邊的人都是這樣過來
(很多人就這樣不跑post-sim就衝了..@@)
甚至網路上其他大學的VLSI課程也是這樣子做
(不過TSMC .35的PDK就沒這問題...wired..)
而且大部分layout的電晶體
都是透過PDK提供的PCELL直接放下去
layer應該是不會有問題
: : 最早的問題是post-sim結果看起來太奇怪
: : 去檢查netlist中發現
: : 抓出來的parasitic cap大小太誇張(但是電路中的mimcap是對的)
: : 譬如 C1 c1t ctb 0.05
: : 有0.05 F ...大的非常誇張
: : 覺得應該是pex沒有把cap的單位輸出才會這樣
: : 而TSMC for pex ruleset中有幾行comment
: : // Following line(s) should be in your rulesfile
: : // UNIT CAPACITANCE ff
: : // Above line(s) should be in your rulesfile
: : 於是加上UNIT CAPACITANCE ff 之後parasitic的值'合理'了許多..
: : 不過原來電路的mimcap就爆了..小了e-15倍....
: : 我的想法是，由於抓出mimcap主要是由LVS rule決定
: : 而parasitic是由pex rule,兩者對單位電容的定義不同變成了災難@@...
: PEX 是 LVS 的附屬動作，不是兩個不同的東西，電容定義相同。
: 那句的意思是說你得要在 runset file 裡加上那行，同樣地你也要注意
: MiM 電容的單位會變成 FF。
受教了...看來非得進去改LVS ruleset的內容了
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 61.229.26.148
※ 編輯: invalid 來自: 61.229.26.148 (09/13 08:33)
※ 編輯: invalid 來自: 61.229.26.148 (09/13 08:33)