Re: [問題] 請問有關cadence layout出現的問題

[elf326 (小小)]

※ 引述《elf326 (小小)》之銘言：
:  在使用cadence layout的時候,做DRC通過,可是做LVC的時候卻出現錯誤....
:  確認CDL是成功的,作LVS時該載入的檔案也沒有錯誤...
:  可是LVS結速出現的訊息卻顯示 "source could be readed code4**" 還有NO Matching之
:  類的訊息(元件),所使用的製程是TSMC RF 0.18um製程,是使用PDK1.2版來做layout的
:  以前做過0.35um的製程,CDL出來的netlist檔要修改,那0.18um也要嗎?
:  想請問大大有遇過類似的狀況嗎?.....謝謝^^"

   抱歉錯誤訊息是" source could not be readed code 4** "

--
※ 發信站: 批踢踢實業坊(ptt.cc) 
◆ From: 125.229.1.54
推 charlescu:spice沒有修改好~ 之前遇過~是PAD的問題
推 shinin001:應該是你類似元件資料庫的那個東西沒加