推 RB:那你就不能用pcell，必需自已劃一顆 61.230.146.204 01/07 09:30
→ RB:然後D/S的total width 要符合current density 61.230.146.204 01/07 09:31
推 sexyman:你自己得把 D,S 的線加寬 59.112.8.141 01/08 10:02
在設計具有大電流之電路的時候,
電路間的走線線寬一直不太清楚要如何評估
麻煩有經驗的版友指點一下
一般來說,Design Rule會告訴我們:
1um的線寬可承載1mA的直流電流
但我一直有一個疑問是
即使金屬走線的寬度夠寬,但進入某一顆電晶體後
其所有finger的金屬寬度總和還是比走線的寬度小阿
那電晶體到底是會不會燒掉呢?
舉例來說或許比較清楚
0.35製程中W/L=200/0.35是最大顆的NMOS
模擬上DC一定可以到100mA沒問題
假設有一條路經具有100mA的DC電流
那根據design rule,金屬走線寬度最好要100um
如果我在layout上用10個finger來畫這顆NMOS
而p-cell叫出來的NMOS,其Drain或Source的金屬寬度大概是0.7um
換句話說,100mA流進NMOS時看到的路徑大約是5*0.7=3.5um ???
那這樣金屬走線用100um有意義嗎?電晶體不會燒掉嗎?
我知道這樣的觀念應該是有點問題
但實在不知道要怎麼解釋,也就無從評估金屬走線寬度
希望知道的人幫忙解惑一下...謝謝~~~
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 61.223.209.141