[問題] 想請問在cadence時LVS上的錯誤

[elf326 (小小)]

  在cdaence calibre做LVS時找不到VDD和GND,有去查過相關資料過,要在想打的metel上打
  上pin及lable且要注意金屬層....

  可是照著作還是會出現mismatch(vdd和gnd node)
  是不是一個layout電路上只能有一個vdd和gnd (name),因為之前有作過,如果layout電路
  上只有一個vdd和gnd時LVS就會通過......

  所以問題是..現在layout上認不出我所打的 node name(只有vdd和gnd會發生這錯誤)

  麻煩各位大大指導 ^^"...謝謝!!

--
※ 發信站: 批踢踢實業坊(ptt.cc) 
◆ From: 210.60.67.79
推 john3030:恩...只能有一個VDD GND
推 ihlin:一個port name在layout上只能有一個
推 ihlin:例外是像substrate有soft connection的時候
推 ihlin:可以用Psub2隔開
→ wildwolf:LVS command file 加上
→ wildwolf:VIRTUAL CONNECT NAME VDD GND
→ wildwolf:就會自動幫你連起來了
推 ihlin:嗯，w大的作法是比較進階的，我也有用過
推 elf326:謝謝上面的大大 我在去試試看 感謝^^"
→ klove:用virtual connect是不安全的作法
→ wildwolf:那只是為了一開始方便，最後還是得要拿掉
推 elf326:問過老師了 最後還是得拿掉 core裡面的
→ elf326:電源跟接地分別都要同一個 ^^"