› 看板 comm_and_RF 關於我們 聯絡資訊
作者CuckooBoy (阿書)
看板comm_and_RF
標題[問題] vhdl問題
時間Fri May 4 23:12:56 2007
請問一下 今天有一個A訊號,不使用CLOCK,有可能產生一個shift一個bit的輸出訊號呢? 如B , 有可能嗎?我加BUFFER...想造成DELAY.....但串三個好像沒反應!! 有其它辦法嗎???還是無解??? A : 1100110011 000000 1100110011 000000 ...... 01100110011 000000 1100110011 000000..... -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 123.195.6.78
推 sikway:想shift不是拉wire就好?220.129.165.184 05/05 02:16
→ sikway:會不你buffer的寫法用成combinatorial了阿?220.129.165.184 05/05 02:16
→ CuckooBoy:我是用schmatic在輸出加buffer,不知道是 123.195.6.78 05/05 10:47
→ CuckooBoy:不是你說的combinatorial耶? 123.195.6.78 05/05 10:48
※ 編輯: CuckooBoy 來自: 123.195.6.78 (05/05 10:50)