[問題] verilog的問題？？？

[baoerking (basketball)]

小弟在此在各位大大請教一下，
always@(posedge clk or negedge rst)
begin
a=clk;
end
與

always@(posedge clk)
begin
a=clk;
end

為什跑出來的結果會不一樣呢？
上面的a會1跟0的變動，而下面的
只會抓到1而已。我是覺得上面的
也應該只會抓到1而已才會，但why???
各位大大幫個忙一下，小弟用的是quartus下去跑的。
也是跑functional(理想的)。

--
※ 發信站: 批踢踢實業坊(ptt.cc) 
◆ From: 140.127.205.86
推 ej41i6:好奇怪 一般always@(posedge xxx) 這種不是
→ ej41i6:應該都要用 <= 嗎?  是我認知錯誤還是怎樣?
→ ej41i6:你要不要改成 a <= clk 試試看....
→ sasako:<= 和 = 在此情況沒差
推 mingweii:要看你的rst的波形是怎樣設的吧~
推 drinkitblack:不要用第一種比較好吧reset寫在裡面