我模擬的架構是一個VCO接上除頻器，讓VCO的頻率除到需要的範圍以產生clock
在使用RF spice模擬時遇到一些困難
若使用HB以及phnoise模擬整個電路，HB會鎖到VCO震盪的頻率
但是phase noise會完全出不來，plot file是一條貼在-300的直線
只模擬VCO時沒有這個問題
請問各位這可以用什麼方法解決？
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.112.217.27
※ 編輯: oklag 來自: 140.112.217.27 (02/23 00:30)