[問題] 65nm 和 130 nm 實現LNA之差異

[LeJ23 (James)]

我是剛做RF領域的新手 有一些問題一直猜不透 就是使用65nm與130nm來實現2.4GHz

LNA的差別 就大家的認知65nm的Ft很快 用130nm來做60GHz電路可能電壓增益很低 但是

用65nm來做可能可以做到20dB 但是如果用來實現2.4GHz而言 Gm因為short channel的

關係和Cox差不多(12fF左右)這兩種製程可能差距不大(相同的電流之下) 而架構上如果是

使用傳統的cascode加上電感負載(主極點都大於2.4GHz)  那麼這兩種製程的電壓增益

會有差嗎??


再來針對雜訊部份 電晶體的雜訊電流平方是4KTrGm 而這個r好像會隨著製程微縮而變大

(paper有提到)有就是說如果這2個製程Gm差不多但是r卻是65nm比較大 那麼不就

input-refer noise voltage 65nm比較大了嗎?? 再者傳統CS LNA的NF會因為Cgs而上昇

(T. Lee書有寫) 但是對於這兩種製程而言 他們的Ft都遠大2.4G(寄生電容較小) Cgs可能

都是<50 fF 也就是說由於Cgs所造成的NF上升 比例都已經很小了 那麼這2種製程NF會

有差嗎??


根據上述2種問題 就對實現2.4GHz LNA而言 是不是65nm比起130nm沒有優勢 難道只有實

現毫米波電路才看的到優勢

其實這個問題也可以引申到其他射頻電路或者類比電路上 對於一顆收發機到底65nm的優勢

在哪??

謝謝各位大大的指教

--
※ 發信站: 批踢踢實業坊(ptt.cc) 
◆ From: 220.136.216.97
※ LeJ23:轉錄至看板 Electronics                                    07/28 00:58
推 vincentJZ:SOC..數位area差很大..很多會整合進soc
→ vincentJZ:類比元件都會跟著往下走的原因在此呀..
推 neaman:post的問題很有趣,我也想知道
→ neaman:SOC 是商業上的理由, post 問的是技術問題
推 linakai:NF 差很多 模擬看看就知道
→ linakai:可以用更小電流損耗來換到更高增益 省電
→ linakai:影響最大的 你去看看市售的CPU吧
→ howfungirl:樓上應該還是在數位層面的考慮吧@@
→ howfungirl:數位邏輯會省電來自於它等效C較小
→ howfungirl:以至於不須要太多電流就能充電至VDD
→ howfungirl:NF的話65電晶體的雜訊電流會比13大
→ howfungirl:蠻多ED paper裡面好像有提到XD
推 bmw325:拿相同的功率耗損跟NF規格 65可以很輕鬆做
→ bmw325:Ft和gm 65遠勝13 多數會往65去走還是因為
→ bmw325:核心數位的面積差太多 至於類比和RF區塊
→ bmw325:面積其實還好 不會差太多