[問題] TSMC 0.35um 電阻

[will20816 (羽)]

各位板上高手好

我是剛升碩一的新生...

目前跟的老師是做類比積體電路設計的這個區塊

現在老師要我們畫一個BandGap的Layout...

因為學校伺服器的版本，CIC最新版的Virtuoso沒有支援，所以打不開

目前被動元件都需要自己Layout，電容方面我有參考Dsign Rule裡面的資料

用POLY1與POLY2畫Layout出來了，目前已經將OPA的Layout完成並且DRC與LVS都通過了

現在要著手進行BandGap這邊的Layout...

不過我參考了Dsign Rule中的電阻部分，還是不懂他的畫法...

Google上找到是推薦用POLY2來畫，可是試了半天也畫不出來...

想請問板上高手，TSMC 0.35um的電阻該怎麼Layout呢??

另外請問....在ADP這套軟體中 叫出pnp BJT裡面的參數要怎麼打呢??

麻煩板上高手幫忙解答一下

--
※ 發信站: 批踢踢實業坊(ptt.cc) 
◆ From: 114.41.79.165
→ xanter:你做drive IC嗎!?
推 tony9211:感覺你是創國元老 加油
→ turbo614:你應該可以用CIC提供的TSMC035 PDK!!
→ turbo614:用PDK可以直接叫出Resister的Layout
→ turbo614:呼叫之後你再做resister的layout match
→ turbo614:最後加上Dummy Cell基本上就OK了!!
→ turbo614:我了解你要表達的意思了!!你是用Laker??