[問題] TSMC 0.18um LVS問題

[will20816 (羽)]

各位好...

最近老師說要準備下晶片...所以正在畫layout

是使用TSMC 0.18um 1P6M製程

在昨天碰上了一個問題....

我畫好了一個將2個OP結合再一起的layout，LVS也通過了

但是將OP放到我要繼續畫下去的電路中....跑LVS卻說找不到OP的輸出角.....

接線也確認好幾次，OP也重新畫了一次....

還是有一樣的問題~"~....

這是我LVS 錯誤的地方:  http://ppt.cc/1xR_

想麻煩大家幫我看一下..

這邊是哪裡出了問題

--
※ 發信站: 批踢踢實業坊(ptt.cc) 
◆ From: 140.130.19.152
推 xxxorc:神也救不了你
→ xxxorc:好啦  我感覺就是   你接錯了
→ chjh20223:你確定你在畫LAYOUT標的PIN腳是PN嗎?
→ chjh20223:還是一樣是METAL? 兩個長很像喔~
→ will20816:這些都有檢查過~PIN腳都是用PN的
推 kkooo:如果把兩個OP的layout包成新cell，pin要再
→ kkooo:打一次
推 BuBuChen:當然要再打一次啊~~
→ Tim1990:要de LVS的bug真的只有作者自己才有辦法..