精華區beta CSSE 關於我們 聯絡資訊
這是今年普考計算機概論的一個問題~ 對於一個8K * 4的隨機存取記憶體(RAM),若採二維解碼結構(2-dimentional decoding structure),則所需的最少解碼電路為: (A)一個五輸入線解碼器,一個八輸入線解碼器 (B)一個六輸入線解碼器,一個七輸入線解碼器 (C)一個六輸入線解碼器,一個九輸入線解碼器 (D)一個七輸入線解碼器,一個八輸入線解碼器 答案是B 關於這一題我是完全不知道在問什麼~我計概的書本裡也沒翻到類似的 所以可否請各位前輩們給個方向讓我參考,如有相關資料更好,謝謝~~ -- 阿嬤說:「人生不是得到,就是學到。」 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 218.187.51.158
hl4:翻計算機組織或邏輯設計吧... 08/13 23:04
bob123:邏設 http://0rz.tw/rHFh6 08/13 23:09
ggg12345:腦筋急轉彎,2^13=8K,共13條address-line,但分兩級,下一層 08/14 01:20
ggg12345:還得留一條上級來的選擇線.但題意宜指明8k*4是否byte輸出 08/14 01:28
ggg12345:照rHF6圖,磁芯可用X,Y輸出只讓一個位置讀出,只要13條線, 08/14 01:58
ggg12345:但A,B均為13條. 08/14 02:04
saka037:感謝回覆~不過....暈了,好像電路學喔,努力K簡報檔中 08/14 09:46
bob123:因為B的cost比A低~ 08/14 10:08
costbook:這是數位邏輯的部份吧 08/14 10:45
ggg12345:題意應該說明使選用的解碼器內部gate數為最少者. 08/14 12:45