精華區beta EE_Comment 關於我們 聯絡資訊
※ 本文是否可提供臺大同學轉作其他非營利用途?(須保留原作者 ID) (是/否/其他條件):是,並請另外告知作者 哪一學年度修課: 101-2 ψ 授課教師 (若為多人合授請寫開課教師,以方便收錄) 盧奕璋 δ 課程大概內容 L1a: Introduction L1b: Fabrication L2 : Layout and Digital Design L3 : Non-Ideal Transistors & DC Response L4 : Wire L5 : Speed - I L6 : Speed – II L7 : Gates L8 : Sequencing L9 : Adders L10: Datapath L11: Array L12: Special Subsystems, Testing Ω 私心推薦指數(以五分計) ★★★★★ ★★★★★ 推! η 上課用書(影印講義或是指定教科書) N. Weste and D. Harris, Integrated Circuit Design, 4th Ed., Pearson, 2011. 上課不會用到,但個人覺得可以買,老師的投影片大部分都從裡面出來,課 本雖然東西多到有點雜,但是上課沒聽到的部分可以回去翻課本,講的算詳 細。 μ 上課方式(投影片、團體討論、老師教學風格) 投影片上課,老師上課主要用電腦板寫然後講投影片,會提是考點和講一些 故事,溫馨不乏味,氣氛輕鬆而扎實。 σ 評分方式(給分甜嗎?是紮實分?) 期中考30%、期末考30%、作業40% ρ 考題型式、作業方式 期中期末的話多為題組和問答的形式,可以帶一張A4雙面大抄(電腦大抄可) ,考題的畫上課都會強調,所以務必要聽,問答的內容多元的,像是計算、 名詞解釋、甚至到畫stick diagram都有,但難度都不刁難這樣。 HW: UNIX/FTP (5%) DRC/Stream (7%) LVS/Symbol (7%) PEX/Hspice (7%) Verilog (7%) Verilog/DV (7%) 這部分可以發現內容滿多元的,從layout到寫verilog都有,算是這門課可 以得到不少收穫的另一個賣點。 作業的部分難度還好,但HW5,6要學寫簡單的verilog,可能會遇到比較多問 題,強烈建議有問題可以多向老師或助教求助,助教也滿強的,可以幫忙解 決很多問題。 ω 其它(是否注重出席率?如果為外系選修,需先有什麼基礎較好嗎?老師個性? 加簽習慣?嚴禁遲到等…) 出席率不管,但是因為上課會強調考點,所已不建議翹,基礎的話修過電子 三比較好,老師的班人數並不太多所以基本上都會簽,其他就像電機系大部 ^(不過好像也還好。吃個課本就可以) 分的課一樣不太管,老師滿熱心親切的,不管是觀念不懂或者是學習上有困 難都可以找他。 Ψ 總結 老師開的積電雖然不像上學期闕老師開的人那麼多,但私心以為算是教得滿 不錯的一門課,小班教學但是滿溫馨的XD老師上課還會講一些故事,課堂並 不無聊,一個學期下來真的學到滿多的,想修積電的話個人覺得盧老師的班 也是個不錯的選擇。 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 119.2.49.2 ※ 編輯: so15963 來自: 119.2.49.2 (01/16 16:28) ※ 編輯: so15963 來自: 119.2.49.2 (01/16 16:29)