推 ric2k1:PO gate 就像一個 buffer, 他的 fanin 就是原先的 PO 01/13 17:24
→ ric2k1:多加一個 PO gate 主要是原先的 PO 有可能會 fanout 到別人 01/13 17:25
→ ric2k1:而我們多加的這一個 PO gate 可以讓他是一個 sink node 01/13 17:27
→ ric2k1:沒有任何的 fanout. 01/13 17:28
推 samuelduan:所以如果這個電路的輸出gate為一個AND gate, 那麼在AND 01/13 18:05
→ samuelduan:gate的輸出和整個電路輸出的中間會加一個PO gate, 01/13 18:08
→ samuelduan:PO gate的輸入是AND gate的輸出, 其輸出是整個電路的 01/13 18:09
→ samuelduan:輸出, 那可以說每個PO gate的fanin都為1囉 01/13 18:10
推 timrau:樓上正確 01/13 20:49