Re: [問題] report gate level

[timmylin (神方快罩我演算法...)]

我覺得標記mark的時機

像我是在Level != MaxLevel才會標記自己(也就是再最後一個Level不mark)


or(S2(118)) --> and(N$140) --> inv(N$262) --> or(XE2(91))
                           --> or(XD2(110)) --> and(N$124)
                                            --> and(N$123)
            --> and(N$139) --> or(XE2(91)) --> and(N$86)
                                           --> and(N$85)
                           --> inv(N$243) --> or(XD2(110))

所以同樣的電路C499

第一次進or(XE2(91))時並不會mark自己(Level == MaxLevel),
因此下一次 or(XE2(91)) 就不會產生這種問題...

不知道要以那種為基準...(我原本就是這樣考慮的)

--
※ 發信站: 批踢踢實業坊(ptt.cc) 
◆ From: 140.112.240.36