推 timmylin:嗯這也是個問題,多謝了 12/27 19:29
※ 引述《timmylin (神方快罩我演算法...)》之銘言：
: 我覺得標記mark的時機
: 像我是在Level != MaxLevel才會標記自己(也就是再最後一個Level不mark)
: or(S2(118)) --> and(N$140) --> inv(N$262) --> or(XE2(91))
: --> or(XD2(110)) --> and(N$124)
: --> and(N$123)
: --> and(N$139) --> or(XE2(91)) --> and(N$86)
: --> and(N$85)
: --> inv(N$243) --> or(XD2(110))
: 所以同樣的電路C499
: 第一次進or(XE2(91))時並不會mark自己(Level == MaxLevel),
: 因此下一次 or(XE2(91)) 就不會產生這種問題...
: 不知道要以那種為基準...(我原本就是這樣考慮的)
恩,那4層時不就掛了,他才輸出1層就把自己mark起來的話
是我誤會了嗎
我覺得要完全消除這個問題得記下之前輸出幾層啊
假如之前輸出x層,但後來發現要求超出x時才需要繼續output啊
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.112.7.59