[問題] 大一邏輯設計的題目

[killer9619 (準新鮮人~什麼是大學勒?)]

 Derive a CMOS complex gate for the logic function f = xy + xz.

 Use as few transistor as possible.

 這是標準答案的做法:

 http://www.wretch.cc/album/show.php?i=killer9619&b=2&f=1074834777&p=1

 這是我的解法:

 http://www.wretch.cc/album/show.php?i=killer9619&b=2&f=1074834776&p=0

 我的做法和解答最大的差別在於它增加了一個inverter

 所以它比我多使用了一個電晶體

 但是我的解法以truth table測試沒有問題

 所以我想問問為什麼它費心這麼設計(先作f' 然後再用not處理)

 難道PUN一定要是PMOS?

--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.117.192.125
推 Zoomyoyo:大ㄧ就教 CMOS logic gate? 這不是大三選修才會碰到嗎...
→ Zoomyoyo:大ㄧ沒上過電子學怎麼知道電晶體怎麼操作阿...
推 SILee:是的PUN一定要用PMOS 不然會有Body Effect
→ SILee:至於Body Effect是啥.....一言難盡
※ 編輯: killer9619      來自: 140.117.192.125      (11/13 00:02)
※ 編輯: killer9619      來自: 140.117.192.125      (11/13 00:03)
推 killer9619:感謝解答 其實我們也沒有仔細教過CMOS 只有帶過
→ killer9619:祇是自己在做題目覺得很奇怪而已~
推 pow:正解：因為NMOS沒辦法把S跟D都往上拉到跟G一樣的VDD
→ pow:跟BODY EFFECT沒關係...
推 SILee:是嗎 囧" 小弟受教了
→ SILee:<-----電子學沒學好
推 cj6gji:蛤...這不是VLSI的嗎?= = 小弟大三才在學......
推 playbear:多一個inverter應該是多2個電晶體吧?