→ luckyBF:這........不容易解釋XD~~ 220.134.18.18 09/08
推 TEMmode:數位訊號很noisy~怕干擾到類比電路~ 140.112.17.105 09/08
→ sovereignty:應該是說數位比較不怕noise，類比相反 220.229.75.72 09/08
推 pdh2230:二樓的沒錯啊 確實是因為數位雜訊很多所以才 140.112.244.38 09/09
→ pdh2230:要把他跟類比的地分開接的 140.112.244.38 09/09
推 TEMmode:三樓的也對~~數位電路比較不怕noise~~ 140.112.17.105 09/09
> -------------------------------------------------------------------------- <
作者: citywall ( ) 看板: Electronics
標題: Re: [問題] 類比地與數位地要隔開?
時間: Thu Sep 8 23:53:39 2005
※ 引述《yan (叮咚叮咚   )》之銘言：
: 請問在實作時有聽過說要把類比的地與數位的地隔開
: 是有什麼特殊的原因嗎?
: 謝謝回答..
一開始這個做法 曾被認為很不合理 地球有兩個 GND?
可是後來應該有實驗證實分開GND後的
noise coupling 真的比較低
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 61.30.38.51
> -------------------------------------------------------------------------- <
作者: ihlin () 看板: Electronics
標題: Re: [問題] 類比地與數位地要隔開?
時間: Fri Sep 9 01:47:37 2005
※ 引述《citywall ( )》之銘言：
: ※ 引述《yan (叮咚叮咚   )》之銘言：
: : 請問在實作時有聽過說要把類比的地與數位的地隔開
: : 是有什麼特殊的原因嗎?
: : 謝謝回答..
: 一開始這個做法 曾被認為很不合理 地球有兩個 GND?
: 可是後來應該有實驗證實分開GND後的
: noise coupling 真的比較低
當Logic Gate在switching的時候，
會衝出一個current shot到VCC/GND，
如果你在模擬的時候，把analog和digital 的VCC/GND
都接到ideal VDC/GND的話，那你就一點也看不出影響
可是real case下，你會有bondwire inductance
(其實還有trace parasitic RLC，小)
那就會有voltage drop跑出來，
如果pad沒分開可就會把analog circuit的VCC給殺了。
--
「耶和華」是指以色列人的上帝，但一般卻誤拼作Jehovah而非上帝的真名「Yahweh」。
在早期聖經版本中，用YHWH四個希伯來子音字母組成上帝之，並根據記憶來發音。西元前
六世紀猶太人被囚巴比倫之後，改以Adonai（我的王）和Elohim（上帝）取代了Yahweh，
其發音亦逐漸被淡忘。6、7世紀的馬所拉抄本中把Adonai的母音寫在4子音組成的上帝名字
之後，以提醒讀者使用變更後的名字。結果中世紀基督教學者在組合此二字的子音和母音
時又搞錯了，才冒出Jehovah這個字眼。
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 67.100.81.170
> -------------------------------------------------------------------------- <
發信人: "傳送" <differential@bbs.openfind.com.tw>, 看板: Electronics
標 題: Re: [問題] 類比地與數位地要隔開?
發信站: OpenFind 網路論壇 (Fri Sep 9 11:36:03 2005)
轉信站: ptt!ctu-reader!ctu-peer!news.nctu!netnews.csie.nctu!news.ee.ttu!news.n
※ 引述《ihlin.bbs@ptt.cc ()》之銘言：
> ※ 引述《citywall ( )》之銘言：
> : 一開始這個做法 曾被認為很不合理 地球有兩個 GND?
> : 可是後來應該有實驗證實分開GND後的
> : noise coupling 真的比較低
> 當Logic Gate在switching的時候，
> 會衝出一個current shot到VCC/GND，
> 如果你在模擬的時候，把analog和digital 的VCC/GND
> 都接到ideal VDC/GND的話，那你就一點也看不出影響
> 可是real case下，你會有bondwire inductance
這個是package造成的 不是地 不要亂講 模擬忘了放L值下去 當然看不出來
> (其實還有trace parasitic RLC，小)
這個也不是地的模型 至少不是大地
> 那就會有voltage drop跑出來，
voltage drop 也不是地造成的
> 如果pad沒分開可就會把analog circuit的VCC給殺了。
大家都被你殺了！
--
好康訊息!
Openfind 提供免費撥接電話：40508888
帳號：openfind 密碼：openfind
--
http://bbs.openfind.com.tw
※來源:59.121.*
推 sovereignty:XD 220.229.75.72 09/09
推 ihlin:我不懂你的意思？你的die不用package ? 67.100.81.170 09/09
推 ihlin:可以解釋一下你的「地的模型」是什麼嗎？ 67.100.81.170 09/09
→ ihlin:(我以為的GND是downbond inductance) 67.100.81.170 09/09
推 jubel:他不是本站發文，樓上的問題他看不到啦 218.165.231.27 09/09
> -------------------------------------------------------------------------- <
作者: ihlin () 看板: Electronics
標題: Re: [問題] 類比地與數位地要隔開?
時間: Fri Sep 9 09:10:21 2005
※ 引述《"傳送" <differential@bbs.openfind.com.tw>, 看板: Electronics》之銘言：
: ※ 引述《ihlin.bbs@ptt.cc ()》之銘言：
: > 當Logic Gate在switching的時候，
: > 會衝出一個current shot到VCC/GND，
: > 如果你在模擬的時候，把analog和digital 的VCC/GND
: > 都接到ideal VDC/GND的話，那你就一點也看不出影響
: > 可是real case下，你會有bondwire inductance
: 這個是package造成的 不是地 不要亂講 模擬忘了放L值下去 當然看不出來
我不是很懂你的意思。
die上的gnd不是也要downbond出來嗎？
就算做flip-chip也會有inductance啊，不是嗎？
(模擬忘了放L值下去 當然看不出來->這就是我原來的意思)
: > (其實還有trace parasitic RLC，小)
: 這個也不是地的模型 至少不是大地
可以請教你的「地的模型」是什麼嗎？
我在做模擬的時候的「地」通常只是downbond inductance
頂多再加上他們的mutual inductance。
你說的「大地」是指board design那邊的嗎？
: > 那就會有voltage drop跑出來，
: voltage drop 也不是地造成的
我的意思是這是inductance的impedane造成的
: > 如果pad沒分開可就會把analog circuit的VCC給殺了。
: 大家都被你殺了！
這句話我可承受不起
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 67.100.81.170
推 luckyBF:熄個怒~他回文是嗆了一點點orz 220.134.18.18 09/09
> -------------------------------------------------------------------------- <
發信人: "傳送" <differential@bbs.openfind.com.tw>, 看板: Electronics
標 題: Re: [問題] 類比地與數位地要隔開?
發信站: OpenFind 網路論壇 (Sat Sep 10 01:06:24 2005)
轉信站: ptt!ctu-reader!ctu-peer!news.nctu!netnews.csie.nctu!news.ee.ttu!news.n
> 這個是package造成的 不是地不要亂講 模擬忘了放L值下去 當然看不出來
> 我不是很懂你的意思。
> die上的gnd不是也要downbond出來嗎？
> 就算做flip-chip也會有inductance啊，不是嗎？
> (模擬忘了放L值下去 當然看不出來->這就是我原來的意思)
> : 這個也不是地的模型 至少不是大地
> 可以請教你的「地的模型」是什麼嗎？
對系統工作者而言，你下面的"他們"可以剪成任何形狀。
> 我在做模擬的時候的「地」通常只是downbond inductance
有power bus、ground bus、track，就算這些sample都看不到
也可以看到ring這樣的結構。
> 頂多再加上他們的mutual inductance。
簡單理解方式是，割的簡單會變好，割太難則不一定，因為地變小了。
> 你說的「大地」是指board design那邊的嗎？
是有點不解，傳回core 。系統上最簡單的說法，變成是最困難的。
> : voltage drop 也不是地造成的
> 我的意思是這是inductance的impedane造成的
訊號上inductance不一定會drop,而且voltage drop
有一項是 I R drop 這項也不是inductance造成的，書上IR
drop 是用power bus、ground bus來估算。(這點有
錯的話，請指正)未見到系統規格上的inductance
impedance，這點你說的"他們"可能真的漏掉了！
--
好康訊息!
Openfind 提供免費撥接電話：40508888
帳號：openfind 密碼：openfind
--
http://bbs.openfind.com.tw
※來源:59.121.*
> -------------------------------------------------------------------------- <
作者: ihlin () 看板: Electronics
標題: Re: [問題] 類比地與數位地要隔開?
時間: Sat Sep 10 00:56:08 2005
※ 引述《"傳送" <differential@bbs.openfind.com.tw>, 看板: Electronics》之銘言：
: > 這個是package造成的 不是地不要亂講 模擬忘了放L值下去 當然看不出來
: > 我不是很懂你的意思。
: > die上的gnd不是也要downbond出來嗎？
: > 就算做flip-chip也會有inductance啊，不是嗎？
: > (模擬忘了放L值下去 當然看不出來->這就是我原來的意思)
: > 可以請教你的「地的模型」是什麼嗎？
: 對系統工作者而言，你下面的"他們"可以剪成任何形狀。
downbond可以剪成任何形狀？？ (？o？)
這我就真的不懂了，能請您解釋一下嗎？
: > 我在做模擬的時候的「地」通常只是downbond inductance
: 有power bus、ground bus、track，就算這些sample都看不到
: 也可以看到ring這樣的結構。
請問你的power bus/gound bus是指IC中那個
「通常用最大conductivity的metal layer來做的VCC/GND LINE(for chip level)」嗎？
如果是的話，那你說的沒錯，
的確最後在做chip level RLC extraction的時候會把這些都考慮進去。
至於ring我的team領導說可能會有resonance跑出來
: > 頂多再加上他們的mutual inductance。
: 簡單理解方式是，割的簡單會變好，割太難則不一定，因為地變小了。
還是要問一下這裡拿來割的東西是什麼？
: > 我的意思是這是inductance的impedane造成的
: 訊號上inductance不一定會drop,而且voltage drop
: 有一項是 I R drop 這項也不是inductance造成的，書上IR
: drop 是用power bus、ground bus來估算。(這點有
: 錯的話，請指正)未見到系統規格上的inductance
: impedance，這點你說的"他們"可能真的漏掉了！
我把我的意思解釋清楚一些好了：
「因為有bondwire inductance，所以如果analog and digital的VCC/GND
都先接到一起了，再wire bonding到pin腳(或ground plane)的話，
那digital gate在switching的時候造成的shooting current會流過
bondwire造成瞬間的voltage drop，而這個瞬間訊號對analog 的電路
而言就是noise」
不知道這段話有沒有錯誤或遺漏，還請大大們補充
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 67.100.81.170
> -------------------------------------------------------------------------- <
發信人: spiritia.bbs@bbs.nsysu.edu.tw (水精靈), 看板: Electronics
標 題: Re: [問題] 類比地與數位地要隔開?
發信站: 中山計中美麗之島 (Sun Sep 11 04:34:20 2005)
轉信站: ptt!ctu-reader!ctu-peer!news.nctu!netnews.csie.nctu!Yuntech-News!news.
> 我把我的意思解釋清楚一些好了：
> 「因為有bondwire inductance，所以如果analog and digital的VCC/GND
> 都先接到一起了，再wire bonding到pin腳(或ground plane)的話，
> 那digital gate在switching的時候造成的shooting current會流過
> bondwire造成瞬間的voltage drop，而這個瞬間訊號對analog 的電路
> 而言就是noise」
> 不知道這段話有沒有錯誤或遺漏，還請大大們補充
你指的是inductance noise, 對Gnd是有一個電壓bounce,對Vcc是一個電壓drop
對logic與analog都是一種noise。
實際上,bond wire+leadframe的電感的影響似乎不是很大,反而會care的是
chip上寄生電容的影響...一般design chip時，都會多加蠻多的decoupled cap.
在chip外部也是都會加。
--
沒有了光，影子還能存在嗎?
缺了影子，光的存在就沒意義了...
--
* Origin: 中山大學-美麗之島BBS * From: 61.223.228.38