Re: [問題] quartus II 的問題

[sasako (smile~^^)]

※ 引述《invalid (everlasting)》之銘言：
: 順便建議一下你的code，latch應該是可以避免的
: 簡單來說要避免latch，只要把所有可能發生的情況都列出來就好了
: (沒有變化的話寫A<=A也好，就是不要不要寫)
: 還有combination block的話sensitivity list要寫完全
: (所以我比較喜歡用assign)
: ※ 引述《Trai (Trai)》之銘言：
: : ========================================================
: : always @(posedge IO_nWE)
: : begin
: :         if(IO_nECS3==0)
: :                 case(io_addr)
: :                 16'h0000: buffer[0][31:16] <= io_data;
: :                 16'h0001: buffer[0][15:0]  <= io_data;
: :                 16'h0002: buffer[1][31:16] <= io_data;
: :                 16'h0003: buffer[1][15:0]  <= io_data;
: :                 16'h0004: buffer[2][31:16] <= io_data;
: :                 16'h0005: buffer[2][15:0]  <= io_data;
: :                        .........etc
:         這邊要記得加上default(除非你所有的case都有指定)
:         也要記的加上else ( for if)

其實若是這邊表達的是一個flip flop其實可以不用default...

因為我不知道IO_nWE是什麼？

--
※ 發信站: 批踢踢實業坊(ptt.cc) 
◆ From: 220.135.103.42
→ Trai:IO_nWE 是版子上BUS的訊號，data 與 address ready時
→ Trai:用這個訊號1->0 通知FPGA把資料讀入
→ duffrose:我的直覺是把32個16bit的reg分開來寫，一定會OK的。
→ duffrose:之前你也有提到「固定」的方式OK，我說的就是一樣的東西
→ Trai:好 我試試看
→ Trai:可是如果要將32組資料循序送入 那我還是需要一個counter
→ Trai:來控制MUX去選擇Register