Re: [問卦] CPU時脈是不是已趨近極限

[hancel (hancel)]

※ 引述《xzcvb (再拼一下)》之銘言：
: 越先進製程導線會越細，電阻也越大，(幹點一)
: 導線間距縮小，電容也會上升。(幹點二)
: 所以(一+二)越先進製程這問題越嚴重。
但是另外有三點這裡沒有考慮到
1. 先進製程中每個導線所連接的點距離也越來越近,這個事實上
   是降低了電阻.電阻的大小跟導線長度是成正比的.
2. 既然晶片的面積越來越小,要多塞進一些Buffer更不是問題,
   這個也解決了時脈的問題.這裡就像是,游泳池用一個水龍頭
   水要放滿很慢,但是同時3,4個水龍頭一起放水,水位就比較
   快滿了.Buffer可以把它當成是電路裡的水龍頭跟出水孔.
3. 所需的工作電壓越來越低,這個多少也解決時脈的問題.這裡
   就像是以前游泳池需要6000立方米的水量才能用,現在只要
   2000立方米的水量就能用了(因為給小孩子用的)...

: 簡單講，電晶體是可以更快的，
: 不過被金屬導線拖住，
: 所以飆不上去。
但是時脈的快慢還是有個極限,不過這個其實並不是被金屬線
給拖住,而是有兩個原因
1. 現在設計越來越複雜,因此兩個暫存器之間的所要經過的
   距離也越來越長(經過更多的電晶體跟導線,才能達到所
   設計的效果),這樣整體晶片運作時脈容易被一些所謂的
   Critical Path給限制住.簡單說,一個CPU可以運作多快,
   事實上是被少數的幾個跑最久的暫存器跟暫存器間的電路
   給綁住了.如果最慢的只能跑1.5G,那即使其他的部分都能
   跑到3.4G,那這個CPU的工作時脈還是只有1.5G.
2. 就算設計的非常好,連Critical Path都能做到很時脈很快,
   整體工作頻率還是有上限,因為時脈繼續高下去的話就變成
   RF(射頻)了.在RF的運作模式跟數位電路的運作模式差異
   很大,基本上會導致數位電路無法工作.所以時脈還是有個
   物理上限存在.基本上來說就是電感效應會被放大,然後
   線路之間的干擾(Crosstalk)也會增加,而又不可能對所有
   的線路加上金鐘罩(Shielding),因此到某個程度之後,時脈
   也不容易繼續提升,除非有比銅更好也可以量產的導體可以
   拿來使用.(這裡好像又回到金屬線的問題了,不過跟zxcvb
   提的傳導速度無關,而是跟電磁效應有關)
3. 還有eega提到的散熱問題也是瓶頸之一.

: 現在多核心還是發展方向....
: 但是多核也有瓶頸，
: 多核的瓶頸在於晶片間的溝通，訊號跑不快，
: 為什麼不快？
: 因為晶片要把訊號送進送出，一定要經過bonding wire和 pad，
製程越來越細,其實就可以直接把多核作在同一個晶片上,這樣
也可以減少這裡的問題.多核在同一晶片上時脈效率自然比經過
MCM(多晶片模組)要快...

--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 209.172.74.194
→ Pash77:eega 已經講過了... 你確定是電阻降低? 兩個人對射一下?
其實是一樣的意思.面積減小電阻增加,長度變短電阻減少,
一去一回最後是差不多一樣的(就是說電阻其實沒有增加啥麼)
推 Godzilla28:電阻跟導線長度成正比 應該是沒問題的吧 高中物理
推 PPPGGG:截面積也有關係
→ Godzilla28:rf的頻率不是在MHz 比現在時脈更快應該是微波了吧
恩,你的Term比較對..不過基本上就是電感跟干擾的問題...
推 Pash77:後面那段 多核用bonding wire是自斷手腳 以前P-pro才會用
※ 編輯: hancel          來自: 209.172.74.194       (01/21 05:38)
推 vicks:我跟你講鳩摩智的小無相功是和無名老僧學的
→ hancel:樓上???
推 dtlove17:?
推 jackchen1025:連鳩摩智都跑出來XD
推 xzcvb:同P sir,個人覺得你最後那段的多核在同一晶片 應該不會成功.
還好吧, Intel的 Core 2 Duo  就是單一晶片2核心
                Core 2 Quad 就是兩個2核心晶片組成,
基本上這兩者是相輔相成的.如果以後的CPU Architecture
就是要比較簡單的Core,但是要一次16,32顆一起上,在32/28
或是22nm上要作在單晶片上不是不可能的...
→ xzcvb:可能誤會P sir的意思, 總之上面推文是我的意思不是P的。
※ 編輯: hancel          來自: 209.172.74.194       (01/21 08:30)