系 所：電子工程系
教 師：黃東芳
必 選 修：選修
學 分：1學分3學時
心 得：
1.為數位系統設計的實習課程,但需將實體電路(實習板接線)完成,方才計分
2.教授verilog語法完成數位電路設計,兩人為一組
3.分數是以實做+實做報告來計分
實做配分:
基本組合邏輯題目選出1題10%
進階組合邏輯題目選出1題10%
應用組合邏輯題目選出1題10%
基本循序邏藉題目選出1題10%
進階循序邏輯題目選出1題10%
基本應用題題目選出2題30%
完整應用題題目選出1題20%
每題需完成的工作
(1).電路規劃及設計線路圖
(2).完整模擬結果
(3).硬體實做
(4).報告需包含如下內容
a.題目規格,組別,學號及姓名
b.電路規劃與設計線路圖
c.HDL程式設計
d.線路功能的驗證
e.連線設定
4.原則上不要太混,幾乎不會被當
5.報告若不做,分數可能會較少
6.據聞老師在業界很有名,大家如果對數位ic設計很有興趣的,歡迎大家去挖寶
推 薦 度：★★★★★★
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 61.31.133.238