推 viss1:他上得真得很操!!~~外系去修會很累!!!! 01/17 00:15
哪一學年度修課：
九十四學年度第一學期
δ 課程大概內容
1. Introduction to CMOS Circuits
2. MOS Transistor Theory
3. CMOS Processing Technology
4. Circuit Characterization and Performance Estimation
5. Combinational Circuit Design
6. Sequential Circuit Design
7. Datapath Subsystems
8. Array Subsystems
9. Power and Clock Circuits
Ω 私心推薦指數(以五分計) ★★★★★
★★★★★
η 上課用書(影印講義或是指定教科書)
CMOS VLSI Design: A Circuits and Systems Perspective, 3rd ed
by Neil H.E. Weste, David Harris
μ 上課方式(投影片、團體討論、老師教學風格)
Powerpoint，老師講課為主，建議是印投影片下來照著上課，課本真的算是
for reference only，投影片是老師自己整理的。
剛開始看到老師會覺得他很兇，不過其實他是很喜歡講些奇怪笑話的人，另
外老師有時候會自己講一講不想上課(就是直接說「糟糕今天實在不太想上
課」)，然後開始講一些和同學們未來有關的東西。
最後一節的時候他抽出了一些時間講了一個「如何走出生命中的枯井」，提
到說成功的要素是家世、學歷、態度，其中態度最重要之類的。
話說回來，好像都沒有提正課的東西，其實就是照著投影片講，然後用說的
把重要的東西講出來，可以自己記在印出來的投影片上面，念起來比較有效。
σ 評分方式(給分甜嗎？是紮實分？)
還不知道分數，不過老師表示希望全班平均80~82，看到期中考平均有點低，
就說期末考出110分 XD 因為他也不太想調分。
配分方式是期中期末各30%，作業40%。
ρ 考題型式、作業方式
期中期末考通常都有40分的解釋題，說是解釋，其實是考有沒有唸書，而且
還不是光記看到的電路之類的而已。解釋有很多種，有簡單的現象解釋，像
是「Explain electromigration」或者就是叫學生現場畫個電路「Draw circuit
diagram of a carry-select adder」之類的。
考試的其他部分就是設計或計算了，期中考的時候印了彩色的layout圖，叫
我們畫出schematic(transistor level的circuit diagram)，然後驗證說這
個layout是什麼樣的一個cell，或者叫你設計一個特定功能的電路，然後寫
出可以模擬這個電路的VHDL code來，相當刺激。
另外就是，老師或許會放考古題(看他有沒有記得)，但是他表示放考古題是
激勵自己出題力求創新用的，的確這學期期中期末考古都只各有一小題考古
而已。
作業則是這門課的一大賣點，雖然作業要學一堆的EDA tool的使用然後拿來
做積體電路設計當中各層次的實做，把大家操得爆掉然後卻沒有人會後悔就
是了。四個作業分別是：
用HSpice模擬三種不同的加法器，比較其各種效能(喔，加法器要自己把它寫
成HSpice code)；
練習看出一個layout到底是什麼電路，驗證其用途後，用cadence-calibre PEX
將現成的layout轉換成可模擬的HSpice code，然後和自己前面用肉眼人腦的
結果比較；
設計一個特定功能的電路，然後把這個電路的layout自己畫出來(這個作業非
常困難，因為layout畫出來還要遵循一些design rule，否則製造過程中很有
可能出錯，而且畫出來符合design rule還不一定是對的)，使用calibre-DRC
驗證是否符合design rule，使用calibre-LVS驗證是否設計正確，然後用
calibre-PEX將其轉換成Hspice code，加以模擬並驗證結果是否正確。
利用Verilog這種VHDL在gate level設計一個能夠計算7位2補數表示的MAC(乘
加器，就是輸出的是 16*11 + 12* 25 + (-24) * 5的結果之類的)
ω 其它(是否注重出席率？如果為外系選修，需先有什麼基礎較好嗎？老師個性？
是否加簽？嚴禁遲到等…)
理論上都會簽啦，不點名，遲到沒關係(電機系的老師要把學生幹掉用考試就
好了 |||)。
是電機系的系定選修課，建議有的基礎是電機大二的必修課電子學一以及交
換電路與邏輯設計。依照老師說法是沒學過電子一也可以就是了。
另外，假如是和電子學三一起修的話，會發現有很多地方重疊，但是有同樣
的東西兩門課定義不一樣的，要另外注意就是了。
Ψ 總結
很操，但是拿的應該是紮實分。
假如想要實地感受IC設計的流程以及學習一些積體電路設計的理論的同學可
以來修，雖然被操，但是沒有人修了後悔的，好課。
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 218.166.76.145