Re: 可以請大家推薦 Linux 嵌入式系統的硬體及書嗎?

==> [e-mail] (傳說中的不死鳥) 提到:
: ※ 引述《[e-mail] (try or test)》之銘言：
: > 使 processor 讓出 bus 可能的方法是讓 processor 執行 Hardware HALT .
: > 某些 processor 如果執行 LEVEL RESET 也可能會讓 processor 的所有
: > address, data , control 都進入 bus float state.
: > 問題就在 JTAG 的 boundary scan 電路會讓被監測的 processor 進入 tri-state
: > floating bus 的狀態嗎 ? 只有 status scan 功能是不夠的.

這裡有個 power point file 對 JTAG boundary scan 說得簡要清楚.
http://www.caip.rutgers.edu/~busnell/COURSE/lec28.ppt
JTAG ICE 通常要有 OCD 線路, 而且 chip 的 tri-state (high
impedence) output 是 option .

: > 是內建這種遮蔽功能的 JTAG 電路顯然會成為 security 的漏洞.
: 您說的沒錯...光是 reset 一刀切下去分成 software reset 跟 hardware reset 之外
: 你還可以細分各是哪一種狀況造成的
: 現在在賣的 SoC 有支援省電模式跟 soft reset 或是 watchdog 的...這些都跑不掉
: BTW, 人都殺到 JTAG 端了...您提的 security 是要保護什麼呢？
: 坐在 partition driver 之上的 data難不成就不能有 file system 的保護嗎？
早已有人是透過 JTAG 的線路來當 Chip 的 series line 使用, 這些測試的電路
閒置著是一種成本.

: 最後在順帶一提:我寫的 procedure 只是在硬凹使用 JTAG-ICE直接 Access hardware
: 的暴力解法，純粹是回文所生，大概以一般的台灣 SI 廠是不會去做這種費力不討好
: 的工作，做 compiler 或是 ICE 的廠商...可以再看看有沒有這樣搞吧
你寫的這段不太會 work 的原因是 JTAG 的 TRST(reset) 只會 reset Boundary Scan
的 TAP 部份.
Chip 接腳上的 reset 腳沒有那麼多的名堂.

: 通常長的正常一點的開發流程會乖乖的去寫 boot loader 再利用 ICE 倒到 SRAM 或是
: SDRAM, trigger CPU跳到 CS0 讓系統帶起來，上一篇的重點只是在說明你要的目的，
: JTAG 可以幫你做

純 JTAG 跟 ICE 還是有點差距 !

--
◎龍貓資訊天地(bbs.mgt.ncu.edu.tw)
◎[tester]From: 140.115.6.234

推 MasterChang:無聊透頂....~_~
→ MasterChang:沒人理，用這種方式表示自己很行嗎？
推 abcdefghi:自己出題,自己解題,自己拍手..全部DIY..
推 hardcover:小心親衛隊 XD