※ 引述《ggg12345 (ggg)》之銘言：
: ※ 引述《Master.bbs@bbs.sayya.org (可愛的ASM)》之銘言：
: : 1.I/O「或」是drvice在「任一時間點」只能作一件事情。
: : 同樣的事情實在很不想強調兩次。
: : 請你告訴我這個I/O如何「同時」做不同的操作。
: : 2.按照上面你講的，請告訴我如何存取記憶體的「同時」
: : 對i/o讀寫。
: processor 對 cache , I/O controller 在下達 command 之後對 multiple bus
: separated memory 都能讓使用不同區域記憶體的 I/O device 與 processor
: 同時各做各的.
你的I/O是建立在purpose i/o還是 bus i/o，按照你上所述，並
沒有「同時」，即使是即時性，都要符合系統規範的及時性要求
才行。在處理器下達command時，就已經不時「同時」。
另i/o有自己的i/o map，像x86。也有所謂 memory mapping i/o
式 i/o 例如 Motorola 68K。或是像嵌入式系統常見的purpose i/o
。
: 1.不同的 I/O 同時各做各的, 跟同一個 I/O device 只能瞬時做一件事是兩麻子事,
: 不要自己造個爛靶自已亂打爽的.
「同時」跟「即時」並不相同，如果你不能區分兩者概念，你可以問
教OS的老師。
: 要講中斷, 那就是指會有外部或內部事件的訊號可以讓 processor 改變 processor
: 對程式指令的執行次序.
: 這跟架構上如何傳送事件訊號是無關的.
答非所問。你可以把你瞭解的x86中斷系統跟其他處理器比較後再說。
: 在這個討論串裡, 可以思考中斷就是內外事件讓 processor/controller 因事件而
: 改變程式執行次序, 這種事件包含 reset 這個必然會做進硬體的訊號. 如果是使用
: 外部 bus 的 Chip , 通常都有讓開 BUS 暫不使用的訊號腳, 至於 reset , halt,
: interrupt 是降級到只併成 reset , 甚至是只有內部的 power on reset 無外部
: reset 接腳, 還是得要有 power-on line input. 要能改變 controller 的執行次序
: 是硬體裝置必有的一個特性, 他可能因簡單必要與理所當然, 因此受到忽略.
一樣答非所問。
1.中斷系統實作並非只有x86系統的作法。
2.一個系統是否一定有匯流排系統？不見得...
可以的話，你可以直接抄書，你文章的表達很奇怪。內容跟問題無關...
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 203.67.209.159
※ 編輯: MasterChang 來自: 203.67.209.159 (07/14 10:44)