※ 引述《MasterChang (我愛ASM)》之銘言：
: ※ 引述《ggg12345 (ggg)》之銘言：
: : processor 對 cache , I/O controller 在下達 command 之後對 multiple bus
: : separated memory 都能讓使用不同區域記憶體的 I/O device 與 processor
: : 同時各做各的.
: 你的I/O是建立在purpose i/o還是 bus i/o，按照你上所述，並
: 沒有「同時」，即使是即時性，都要符合系統規範的及時性要求
: 才行。在處理器下達command時，就已經不時「同時」。
: 另i/o有自己的i/o map，像x86。也有所謂 memory mapping i/o
: 式 i/o 例如 Motorola 68K。或是像嵌入式系統常見的purpose i/o
: 。
不同的事情同時發生, 跟下達命令讓事情即時完成, 這是兩件不同性質的事.
這裡沒人提 "即時" , 這裡只提同時進行.
: : 1.不同的 I/O 同時各做各的, 跟同一個 I/O device 只能瞬時做一件事是兩麻子事,
: : 不要自己造個爛靶自已亂打爽的.
: 「同時」跟「即時」並不相同，如果你不能區分兩者概念，你可以問
: 教OS的老師。
這是自造爛靶混淆自爽.
processor 對 cache , 各 I/O controller 對 bus separated memory 透過
DMA 都能 "同時" 各做各的事.
: : 要講中斷, 那就是指會有外部或內部事件的訊號可以讓 processor 改變 processor
: : 對程式指令的執行次序.
: : 這跟架構上如何傳送事件訊號是無關的.
: 答非所問。你可以把你瞭解的x86中斷系統跟其他處理器比較後再說。
: : 在這個討論串裡, 可以思考中斷就是內外事件讓 processor/controller 因事件而
: : 改變程式執行次序, 這種事件包含 reset 這個必然會做進硬體的訊號. 如果是使用
: : 外部 bus 的 Chip , 通常都有讓開 BUS 暫不使用的訊號腳, 至於 reset , halt,
: : interrupt 是降級到只併成 reset , 甚至是只有內部的 power on reset 無外部
: : reset 接腳, 還是得要有 power-on line input. 要能改變 controller 的執行次序
: : 是硬體裝置必有的一個特性, 他可能因簡單必要與理所當然, 因此受到忽略.
: 一樣答非所問。
: 1.中斷系統實作並非只有x86系統的作法。
: 2.一個系統是否一定有匯流排系統？不見得...
: 可以的話，你可以直接抄書，你文章的表達很奇怪。內容跟問題無關...
現在是您想問甚麼 ? 何來答非所問 ?
是我請教您, 我提出疑問: 組語與計組是否該能讓學習者知道 processor 的計算
與 I/O controller 對 IO device 的資料傳送能 同時 進行 ?
電腦能讓計算與 I/O "同時" 進行, 這是已知的事實, 這也不只限 X86. 組語與
計指課不必知道這種特性也沒有不可以啊 ! 您認為課程該如何, 跟電腦有那些特
性是無必然關係, 您不贊成就是啦 ! 只是現在的電腦就是有此特性, 至少您同意
X86 的架構能做得到.
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.115.1.146