Re: [請益] Dram跟logical ICs差別在哪?

[ghost008 (KerKerSmile)]

※ 引述《MSE2005 (混吃等老死)》之銘言：
: 今天跟友人聊到這話題, 突然有點腦袋當機的fu,
: 講到Dram, logic IC, 大家都可以馬上反應出是哪些公司在做,
: 哪些是該領域技術領先者,
: 但是仔細想想, 對工程師而言, 不管你是在TSMC或是在美光,
: 一樣式做黃光, 蝕刻, 電鍍.....
: 那兩者差別在哪?
: 我可以這樣說嗎?
: 同樣是木工跟水電, 上面設計師不一樣(dram, logic),
: 所以有些去蓋巨蛋, 有些去蓋高鐵, 有些去蓋豪宅,
: 雖然都是水電木工, 但是後來分化的強項就不一樣
: 還是說, dram比較像是專門生產系統櫃的公司,
: 然後logic比較像是統包監工(室內設計師)要把不同的家具系統櫃最美化
: dram一樣有線寬競爭 (雖然該線寬的定義跟logic不同)
: TSMC一樣有接dram的單....所以表示TSMC要發展dram也不是不可能,
: 那麼, 台灣會輸掉dram的原因是什麼?

其實，如果你有看過ASIC 的Datasheet，通常可以看出差異

一般來說我們把ASIC分成兩類，Analog or Digital

然後再從 Digital 裡面分成 Logic , Memory

這裡就會知道在常見的Function Block 內，控制訊號是由Logic Units負責

要丟入或預存的資料放在Memory Block 內

接下來把 Memory 拆成 斷電後可保存的 ROM 及不能保存的RAM

DRAM其實只是一堆Memory內的分支

在差異上，根據不同分支，可以儲存1bit資料的bitcell要花費的面積不同

所以會出現往上堆疊或往下挖隔離溝讓pitch降低的設計，目的是在同面積的設計下

能塞的bit量越多，並且速度要能保持在應用的規範內

從測試的PAT內就可以知道，MEMORY 最常用 Checkboard Pat，其值不是0就是1

不是充電就是放電

但是Logic Gate 是用CMOS控制訊號的，基本會有三態 0/1/Z，電路架構上完全不同

DRAM的功能只有儲存資料，你也不能在DRAM內塞一個DSP或是Filter

再者DRAM技術與材料皆成熟，專利也被掌握得差不多了

剩下製程穩定度/bonding方式這種花錢的東西可以弄

ASIC還是有考驗著Designer的技術及功力(功能功耗面積)，甚至單賣IP也能夠賺錢

當然也有兜別人IP弄出來結果搞了一團亂的狀況，付完IP後算一下毛利根本沒賺

回到主題

現在主流的1T1C的DRAM，t要進去最好的狀況就是不賠錢，搞不好Flash技術進步

DRAM就要直接吃土了，而且還有南亞科+華邦+美光頂著，專利可能還沒別人多

這個世代早就要往RRAM / PRAM / MRAM 這三個方向走了，誰還要去搞成熟製程

這個產業就是風水輪流轉，也許再下一個世代，台灣也能佔到上風也不一定

--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 116.241.149.115
※ 文章網址: https://www.ptt.cc/bbs/Tech_Job/M.1546793325.A.6C9.html
推 q30339: Memory也是有在單賣ip
通常是用FIFO的EmbededSRAM，或一些I2C/SPI Potocol的EEPROM
DRAM的應用在系統上最便宜好用的方式是透過BUS連接的
推 centra: 專利真的被鎖死 台灣DRAM 公司頗慘
推 sendtony6: 胡說八道。。。
我還沒有買過帶有Filter/DSP 的 eDRAM IP，如果你有可以放一下datasheet
補充一下，通常塞在ASIC內的eDRAM用來做Cache Memory的，IBM POWER750系列有用到
也可以參考美光的Cache memory controller IP
推 driver5566: 建議s也發一篇大家討論一下
※ 編輯: ghost008 (114.37.133.188), 01/07/2019 09:20:08
推 deltarobot: 某樓只會躲在推文嘴...
推 jasontmk: 有看有推 謝謝
推 Aquatics: 推