Re: [新聞] 應材宣布成功導入鈷材料取代銅，延續摩

[negohsu (專打不專業環團)]

由於這是個很有意思的題目，所以我稍微搜尋了一下相關的文獻
又由於蔽人在下我的英文很爛，且這不在我的專業領域內,若有錯誤請幫忙指正，若是有
這方面專業者請不吝指教

我使用的初始關鍵字為cobalt damascene(以下我簡稱為鈷製程),然後由reference搜尋到
相關的文獻,大致上說的是copper damascene(以下簡稱銅製程)在10nm世代終結(這裡的世
代就如同台積的16,10,7nm,非指damascene的pitch)
雖然說銅的電阻率比鈷還低很多，但是銅製程中的阻障層(barrier)並不容易再減少厚度
，在銅電鍍的過程中會因為可填入銅的體積劇減，產生空隙(void)
因此10nm以下,需要改進阻障層的材質或是採用新的導體，也就是鈷

由於鈷可以使用無電電鍍底部成長型填充製程(electroless bottom up fill in),可以製
造
出無空隙(void free)導線，因次可藉次取代銅製程


對於一般半導體廠，銅製程依舊是最佳選擇，因為銅的電阻率比鈷低很多
對於台積、英特爾、***來說(我該提聯電嗎？),更先進的製程或許會採用鈷製程
而最有潛力的運用商，會是DRAM廠
在高深寬接觸窗( high aspect ratio contact)的金屬填充上，底部成長型填充是非常有
吸引力的誘因

以上，提供給想知道更多的人一點個人所知的訊息

--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 101.8.117.142
※ 文章網址: https://www.ptt.cc/bbs/Tech_Job/M.1495191711.A.590.html
推 lien952: 長知識
推 TatsuyaShiba: 長知識+1
推 coldplay0416: 推 謝謝分享
推 iwaitforyou: 推
推 ljsnonocat2: 感謝  長知識了
推 cain5485: 認真！！感謝
推 Unstable: 受教了！
推 roveralex: 謝謝分享
推 chechung: 推
推 wuhaha151: 長知識了
→ aptivaibm: electroless 感覺是指化鍍,是的話藥水商應該很爽..
→ aptivaibm: bottom up fill in 有點像是深孔鍍膜...y
推 ji3ao6fu06: 受教了
推 mandibular: barrier是哪一層阿]
推 alpacawu: electroless無電電鍍 用化學氧化還原法鍍
→ negohsu: barrier在銅的底下。感謝補充我不知道的部份
推 Homedoni: 推個
推 acctouhou: 我現在就在觀察雙晶銅的void 我難過qq
推 werz: 應該很多人早就知道換成cobalt吧
推 werz: 2 .3年前就在測試台積的Co pattern
推 acctouhou: 沒想到這麼快qq
推 a1106abc: 推～不過銅也能無電鍍啊
推 katnissin: 感謝～長知識了
→ p23j8a4b9z: 感謝 原本看到記者說銅導電>鈷還以為是記者亂寫
→ p23j8a4b9z: 寫錯是<
推 Leifoxx: 漲汁4了  推
推 ThonMaker: 不過Co不是取代Cu吧？
推 melzard: 那鎳沒被嘗試過嗎?
推 treeyoyo: metal layer嗎?
推 sssnss: 有人研究Co的電遷移嗎
推 r781013: 恩 不知道EM嚴不嚴重..
我依悉有印像看到 Electromigration還可以，但是我沒有特別的針對這個主題，因為我
只是想知道CU在7nm以下為什麼得改用CO
推 flyinsky1984: 感謝～
→ luche: 想請教文中指的銅通常都是較高等級的無氧銅嗎
抱歉啊，我不是相關領域的，不知道是否是較高等級
推 FTICR: 我看到的是(雖然文章有點舊2014) 把Co沉積在Ta/TaN上再
→ FTICR: fill Cu 可以 fill 更好減少 void https://goo.gl/tH3eUN
請參考這遍 https://goo.gl/IGrHlP

推 Seikan: AMAT設備商王朝的領土 又擴展了一大步
※ 編輯: negohsu (61.223.120.47), 05/20/2017 07:30:17
推 ph99: 推!
推 dan0000: 無電鍍雜質很多耶！ foundry 可以接受？ 有點懷疑！
推 JBNHT: 感謝分享
推 CLC32: Gap-fill
推 astushi: Cobalt EM比Cu好 用在連結上下層的via 基本上各層metal
→ astushi: 還是copper