作者melzard (台大已死)
看板Tech_Job
標題Re: [請益] 大哉問半導體品質判斷?
時間Mon Jan 31 00:36:17 2011
※ 引述《GoodTauSo (一再的失敗...)》之銘言:
: 個人目前擔任IT相關工作,
: 雖然系統設計期間經常接觸到半導體相關知識,
: 但無緣進入Feb一觀,始終沒有一全盤了解.
: 最近讀了 圖解半導體 一書,想來個大哉問,請各位指教
: 1.半導體從上游空白晶圓的製作,過程包括長晶,切片,
: 氣相(gettering),圓邊,鏡面研磨等過程後完成,
: 其晶圓品質如何判斷?平坦度?結晶度?or 其它?
: 2.同上題,中下游的光罩,蝕刻,切割,封裝,測試等步驟,
: 除良率以外,該如何判斷其品質優劣?
在這邊很大膽的發表自己的意見,工作還沒有很久,如果有錯請板友前輩們指正。
以下都是自己在晶圓代工廠工作的經驗:
看到Yield是最後的結果,產品已經是到客戶那邊去測試才有良率出來,如果死貨那是
很大條的。因此,晶圓廠會先透過測試各項電性參數(WAT)來判斷這片wafer是不是有問
題。然而,要注意的是WAT正常並無法保證良率也是沒有問題的,這點要特別注意。
因為有些案例是WAT正常卻依然發生low yield的狀況。
另外,當wafer還在fab內加工時四個module(黃光 蝕刻 薄膜 擴散)都各自有自己必須
持續觀測的參數。
比如蝕刻,就有好幾種參數要監控。蝕刻後圖形的線寬、洞的大小、均勻度、深度、厚度
等都要符合客戶的要求(都有定下規格)。如果在加工中的wafer就發現以上的參數有異常,
又無法做補救的話那就會直接報廢不會到客戶手上了。因為每做一道製程都是在燒錢呀。
另外有很多品質控管的狀況是lesson learn,也就是吸取前人或他人教訓方式逐步改善的
。因為產品出狀況的時候往往不是每次都能很容易的發現真因。因此老闆跟前輩的經驗
就很重要...
: 3.wafer所謂的幾P幾M幾L屬性,是在光罩蝕刻階段決定的嗎?
: 4.品質提升指的就是針對機台上的參數設定嗎?
品質提升有很多方式,改機台參數是其中一種。也有可能去添加製程、加工時間的時效性
要做要求(限定幾小時之內要做完特定步驟)、甚至是更換材料、使用不同機型的機台、機
台更換特定零件等都算是可能發生的狀況。然而,工廠真正重要的不只是品質提升...是賺
更多錢...因此cost down才會那麼重要...如果你提升品質所花費的成本大於品質提升帶來
的利潤,哪還需要提升品質呢~?
: 以上謝謝.
以上大概是自己的經驗(  ̄艸 ̄),給大家見笑一下。
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 118.160.69.129
推 sqt:推~清楚明瞭~謝謝分享~ 01/31 01:17
推 GoodTauSo:果然是有待過才能這麼了解(筆記),個人也一直在想cost的 01/31 11:11
→ GoodTauSo:問題,當製程相當穩定時,cost down是要down到哪邊去... 01/31 11:11
→ crary:幾百上千道process,上下step間margin的調整, chemical/sourc 01/31 11:29
→ crary:的調整, 甚至2nd source的展開, process skip...等, 都可以 01/31 11:31
→ crary:cost down. EQ time motion的調教, path的增開, 都可以增加 01/31 11:32
→ crary:機台的utilization, 進而就能cost down, 產線動線規劃, 01/31 11:33
→ crary:lot傳送tool的改善,進而減少小姐的工時,甚至減少測機PM的項 01/31 11:34
→ crary:目, 可以cost down的地方太多太多了~~~~ 01/31 11:34
推 GoodTauSo:我的意思是 在不考量管理面,在一整個製程裡,當產品不斷 01/31 11:46
→ GoodTauSo:製作,以至於學期曲線達到最佳化時,就機械放面上是否就 01/31 11:47
→ GoodTauSo:無法cost down了? 還是說這樣的"最佳化"是不會發生的? 01/31 11:47