精華區beta Tech_Job 關於我們 聯絡資訊
我覺得數位ic design 的scope 可以看的比較大 要會從spec 定出 algorithm /architecture/interface/register set/user guide 最後 在 coding 的時候 如何 切 pipeline才能得到最少的area 選擇那些電路用 sequential logic 那些電路用 combinatioal logic clock frequency 及memory size 的選擇 能在 in spec 內 達成 power consumption/area /timing 最佳化 最後還要整合 analog 的design 進來 做whole chip 的 simulation emulation verification 所以chip的project leader 大多都是logice 出身 升的快 但相對也很操 不過這些功夫3~5就可以學會 所以取代性 也比較高 我lab(116電)同級的同學有3個人在design house 2個做logic design 的 1個最近砍掉重練1個去商 只有一個做 analog 還堅守岡位 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 210.69.13.1
hisonguin:不知道該怎麼兔槽了 同是116幫你低調一下中英文 02/12 10:28
bangbangtang:yoyo give me a tempo~ 02/12 11:01
book7:要就全部都中文/英文 這樣看很累 02/12 12:10
ptta:請問一下 砍掉重練是什麼意思? 02/12 12:31
lave70:大概是不做Digital Design 轉戰SD/FM/SW或是其他之類的 02/12 12:46
lave70:FW 02/12 12:47
dcgkii:要就全英文 這樣有很厲害嗎? 116.... 02/12 13:10
M9407120:....你說英文好麼?這樣比中文還討厭 02/12 13:44
M9407120:這種寫法反而比全英文還難懂~ 02/12 13:45
hokoshigo:要不要夾雜一點日文台語和客家話呢 02/12 20:46
packet110:不會啊!! 我覺得很順 不知道上面在噓什麼? 推推推 原po 02/12 22:57
cclab:推回來 02/12 23:28
Phoenix0115:看得蠻順的 +1 ... 我也中毒了嗎??? XD 02/12 23:42