[心得] 半導體黃光製程工作內容分享-5

[unfree (有愛的世界)]

(四) 與integration的合作

參考書籍:
1. Physics of Semiconductor Devices by S. M. Sze and K. K. Nq
2. Microelectronic Circuits by A. S. Sedra and K. C. Smith

integration的工作是將六個module的工作整合起來製作客戶所要的transistor,由

於一般integration可區分為跑軟件模擬的與帶貨(lot)的,所以這裡是介紹與後者的

合作 (前者一般module Eng.不會接觸到).現在的製程一般有數百道手續,後者負責

帶貨的工程師就是要將每一道站點(手續)安排schedule,並於每日的生產會議報告

每一批lot的預定站點,實際站點,delay time與reason.


photo一般也要參加生產會議(or huddle meeting),先前負責的部分是早上八點開

會,一般個人習慣七點半到,先查詢報表看負責的lot的情形,若是有hold lot的部分,

能解的先解開,不能解的趕快查原因找理由,如此在huddle meeting上被問到時才有

解釋的空間.如果時間不夠,以super lot (相對重要的貨)為優先處理.


integration會需要建立SPICE,此為一模擬電路表現的軟體 (請參考Smith的電路

學,買書時背面會有光碟,裡面會有體驗教學版的SPICE),各個module合作完成得到

的transistor會用來建立SPICE model內的參數.在這裡要指出,台灣多數的公司並沒

有真正有能力自行繪製有競爭力的電路,大部分是反向複製高通,intel等公司的晶

片,修改部分內部電路以期避開專利或for特殊需求.


與integration合作有兩個重點,第一,是觀察此人能否有合作的空間,第二,則是主動

管理其合作模式.


先談第一點.integration是否有擔當與不蠻幹是很重要的.先前曾與一位工程師合作,

由於那時幫忙照看的lot是初次試run,所以photo要抓Energy與focus的條件.那時是將

猜條件的方法用e-mail寄給integration,但是對方卻會錯意下錯Run card,super lot

因而delay,對方因此在huddle meeting上指出delay的原因是photo給錯R/C.因此老闆

要我以後遇到此Eng.的lot,只要條件沒抓過,主動請纓幫對方發R/C.而這讓我養成

保存每封email的習慣.再來談談有的Eng.喜歡c.c.(carbon copy),這並不是壞事,

但是integration喜歡在信上寫這批lot有多急,希望在哪個時間前能看到結果.但是,

常發生早上10點收到信,隔天huddle meeting就要data,一般team會在前一天橋好隔

天CD-SEM與overlay的時間,這種突發事件,是不容易向同事借到機台的,所以只能跟

線上借,只能說,這時候與Fab的關係良好是很重要的.有時會跟integration講明若是

真的很急,他們應該要負責借機台,但自從遇過借早上七點半與禮拜六機台的事件後,

一開始橋定lot的先後緩急是很重要的,要讓integration學會建立讓module好做事的

schedule,而delay的原因要請他們自行承擔.通常我會以是否願意幫他們進行額外的

實驗為交換條件,若是integration堅持不配合module,那我會將一切的過程照規定來,

例如rework,或是想私底下進行額外實驗一概不配合,必須在meeting上提出並經過

老闆同意.將一切email存證,一但有責任歸屬問題,以email內容為準,沒有互相

cover的空間.


接著談第二點,很多時候,integration並不了解photo建立CD-SEM的recipe的過程,常

只是給個大概且"簡略"的layout,就要photo進無塵室建立recipe.photo要以自己的知

識判斷給的資訊是否詳細 (個人經驗是從來沒有詳細過),若是覺得資訊不足,就應該要請

integration給出該光罩的GDS,並與其討論量測位置,發出共同e-mail作為存證.

而在建立客戶的特別layout的部分,若是integration自己也不清楚,就必須將其

帶進無塵室,由對方當場決定想量測的位置.因為integration對photo建立CD-SEM

recipe的過程通常不了解,所以要是有出新光罩或是測試光罩,photo要主動請

integration在先前要給photo看過是否恰當建立CD-SEM recipe (AIO的數目與位置

是否恰當,光學與電子顯微鏡需要的alignment mark是否恰當等等).


photo要對integration的一問三不知有適當的體諒,因為其流動率高,很多時候交

接不清楚.有的時候同個型號的lot,auto run fail時,如果photo發現CD-SEM或是

overlay的照片與先前不對,十之八九是在前程不知道哪一站的film有更動,若是

整合堅持沒更動或是不知道,要教會他如何透過電腦查詢與比對各站點的recipe

以找出原因.當然,若是integration堅持現在的wafer是baseline,photo應要求

integration寄出e-mail存證後,方進入無塵室更動線上recipe.


現在來談談integration對photo的幫助.因為其常接觸到新的process,photo在幫

忙新的實驗時,切記要詳細問清楚原因,目的,理由以建立自己的整體視野.另外,

integration有調整lot的priority的權限,所以可以請他們幫忙改自己的實驗lot的

priority,以加速自己實驗的進行,此處要注意,會幫忙的,就一定有辦法,這種

人也才有合作空間.當然,這也是互相的,photo也要花自己的時間幫integration作

額外的實驗.

--
※ 發信站: 批踢踢實業坊(ptt.cc) 
◆ From: 123.193.33.152
→ ljsnonocat2:整合不會做到device model吧？
推 q169:PIE 正常是不需要碰到SPICE的吧.....
→ ljsnonocat2:#1AbrXAQn  這篇大概算是版上對整合介紹比較清楚的
→ ljsnonocat2:整合 一般除了帶貨  大概就是看WAT  看yeild
→ ljsnonocat2:拉拉Trend Chart  建flow
→ ljsnonocat2:跟黃光有關的就是Job-view看光罩  還有Pilot-run
推 victor777:感謝分享 不知能否多說一些專有名詞的意思 如hold lot
→ victor777:這寫文章對新手比較有用 但被專有名詞形成些障礙了 謝~
推 Morphee:PIE極少碰model這要給元件部門 通常有碰點TCAD就很強了
推 VBT:PIE yield看久都可以解fail，經驗夠的還可以給module實驗方向