精華區beta Tech_Job 關於我們 聯絡資訊
以下為代PO 由於有看到有幾個大大在推文中說 1.決定薪水主要是職等而不是職缺名字 2.180是底, 不是頂 是這樣得, 我會問這問題主要是因為最近認識一個外商驗證副總在說 uvm跟system verilog 不被他們公司重視 甚至台灣的最高RD主管還說可以用FPGA驗 幹嘛還特地找system verilog的人 雖然我知道FPGA 跟 我們這種驗法差很多, 但還是有點擔心很多公司覺得驗證工程師重要性不如設計的工程師 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 49.217.32.240 ※ 文章網址: https://www.ptt.cc/bbs/Tech_Job/M.1496223260.A.DD6.html
WenliYang: 不用擔心既成的事實… 05/31 17:37
boss0405: 在台灣確實是這樣,不過DV還是有相當的重要性,有些細部 05/31 18:02
boss0405: 訊號的問題FPGA不一定看的出來,或著是有些FPGA看到的問 05/31 18:03
boss0405: 題,如果DV可以複製,那Designer可以更容易debug 05/31 18:04
boss0405: 如果完全不重視DV,那苦的會是SD 05/31 18:05
Battie: 很想知道是那個外商 理論上美國的公司很注重DV 台灣大部 05/31 18:05
Battie: 份的豬屎屋則是designer自己負責驗 05/31 18:05
Battie: 沒透過完整DV驗過的chip,如果是無關緊要的ic就算了,如果 05/31 18:11
Battie: 與自己生命財產相關的ic,基本上我不敢用 05/31 18:11
leisurely: DV好重要,我是Designer都覺得DV比我還重要 05/31 18:30
Aso: DV重要加一 但小公司養不大起DV 05/31 18:32
mmonkeyboyy: DV 人數遠大於 designer吧 05/31 19:22