推 ilovepachaya: 嬰仔人有耳無嘴04/23 00:26
問葛問題而已 不用這樣說話吧
推 handfoxx: ORCAD和Allego也不能用了04/23 00:27
※ 編輯: ypc1994 (110.28.39.86), 04/23/2018 00:28:04
推 tkhan: 其實google一下就有答案了 04/23 00:28
→ tkhan: 台灣都養出一些阿里不答的學生，難怪快輸了 04/23 00:29
推 keyofdejavu: 會輸是因為有禮貌的問個問題也一堆人酸的關係 04/23 00:38
→ a000000000: 你最大的問題就是認為上網發文就會有專家回答你 04/23 00:40
→ Raikknen: 禁用這個八字還沒一撇吧？ 04/23 00:40
推 jim221: Verilog轉成layout可不是按個鍵就跑得出來的... 04/23 00:43
→ hsnuyi: 上站800次 發文300篇 04/23 00:45
→ jim221: 沒有原廠AE幫忙可能連verification都沒辦法跑 04/23 00:45
→ jim221: 更別說後面的步驟了 04/23 00:45
→ mooto: 原po加油. 推文別這樣 人都有菜的時候 04/23 01:11
→ bizer: cadence不是指做pcb好嗎？ic設計另外有軟體，去CIC上點課吧 04/23 01:22
推 jimboshih: 敲完verilog就轉成layout... 你知道這步驟有可能花上 04/23 01:24
→ jimboshih: 數個月嗎？ 中間不管S或C公司 都至少要使用上五六種他 04/23 01:24
→ jimboshih: 們的tool 04/23 01:24
→ jimboshih: 眼光太淺了 去查查數位的流程吧 04/23 01:25
推 centra: 沒有AE支援比較傷，其他軟體都可以用愛國版 04/23 01:31
噓 justbekilled: .... 04/23 01:38
→ cosmm: 電路結構龐大時怎麼敲的下去=_= 04/23 01:40
噓 hizuki: Cadence也有賣IP好吧 04/23 01:54
推 tentimes: Encounter啊 04/23 01:54
推 mmonkeyboyy: ......菜要知道自己菜多google不是? 04/23 03:11
→ acgotaku: 講得好像不用跑模擬一樣 04/23 04:46
噓 cancboy: … 04/23 06:14
推 love13140: verilog轉layout... 這中間才是最難的 04/23 07:23
→ busman214: 小電路敲netlist比較快 但大電路你會敲到死啊… 04/23 07:45
推 pponywong: 敲完轉layout 遇到實際製成 IC死給你看 04/23 08:16
推 busman214: 突然發現你是朋朋= = 04/23 08:21
噓 yytseng: 原po哪個學校的?這樣程度很難找到工作喔~~ 04/23 08:24
推 busman214: 他113的 04/23 08:51
推 nova06091: 有些人早幾年出生而已就跩個二八五萬 04/23 08:58
推 cangming: 看起來原po沒做過apr 才會以為verylog轉layout很簡單... 04/23 09:15
→ cangming: 話說113電子碩班實驗課不是要跑apr嗎 現在不用了？ 04/23 09:16
推 tkhan: 不會用google的話,應該去巨匠學一下 04/23 09:25
→ PECVD: 電路大的時候沒辦法直接寫 netlist喔！ 04/23 09:52
→ PECVD: netlist不容易看懂也不容易修改，所以建電路還是得先畫電路 04/23 09:54
→ PECVD: ，可以直接寫netlist應該是電路很小，不然就是 … 你不是人 04/23 09:54
→ PECVD: 類 04/23 09:54
推 drias: 原作者設計時直接寫netlist沒問題，但半年後自己生疏就害 04/23 10:24
→ drias: 到自己了... 更慘的是轉給其它人來做，他看netlist會滿滿 04/23 10:24
→ drias: 的黑人問號... 04/23 10:24
推 cangming: 就算netlist生完 沒跑apr layout也不會長出來啊... 04/23 10:45
→ cangming: 手刻netlist只是跳過synthesis的步驟而已 04/23 10:46
→ cangming: 當然如果你是要硬上FPGA 那當然刻完netlist就好 04/23 10:48
→ cangming: 當是要下asic的話 這邊工才一半而已 04/23 10:49
推 JE2K: 念你第一句說自己是學生 就不噓你了 04/23 11:00
推 lovemost: 滿可愛的問題，可愛到不知怎麼回答 04/23 11:01
推 rainlover: 電路要有可讀性和可維護性，你敲的nelist別人怎麼看？ 04/23 11:02
→ lovemost: 如果你的電路很廢當然可以，但是在先進製程中，要轉成ga 04/23 11:07
→ lovemost: te level後做APR，用standard cell拼湊起來，中間還要經 04/23 11:07
→ lovemost: 過很多步驟，長樹、繞線等等，這些還要符合lvs drc 的規 04/23 11:07
→ lovemost: 範，除此之外還要滿足timing closure 要求，還有power要 04/23 11:07
→ lovemost: 佈、Tap cell，還有預留eco，還要解erc empty module tr 04/23 11:07
→ lovemost: ansitions si 等等，這中間至少需要4-6種tool協助 04/23 11:07
→ lovemost: 有人提到SCM 現在M真的還有人在用嗎？基本上沒有S或C支 04/23 11:09
→ lovemost: 援，真的不用玩的 04/23 11:09
推 mmonkeyboyy: M 用啊 questa還有 flotherm系列 04/23 11:11
推 mmonkeyboyy: 對一些買不起的 真的都是只能用了啊 04/23 11:14
→ mmonkeyboyy: 沒錢TANNER還是得用啊 04/23 11:15
推 jack14002: Full custom designer路過...沒cadence不能勒奧啊 嗚 04/23 11:17
→ jack14002: 嗚 04/23 11:17
→ super88168: 樓上lovemost大大住巷子裡 04/23 12:06
推 a866662: lovemost真的講得清楚才是有料的 04/23 13:03