在計算電容時,有時候會計算插入介電質時的情形
想請問此時外加的電池仍然連接時或將其移除之後
對電容及板上自由電荷的影響有何差異
題目是會做了 可是一直不知道應該如何解釋
另外 關於崩潰電壓 我也不知道造成崩潰電壓的條件為何
又為何會造成崩潰電壓 與材料以及電動式的關係
HOLIDAY也都沒有講得很清楚 可以幫我解釋一下嗎?
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 59.121.209.168
> -------------------------------------------------------------------------- <
作者: bzvxc ( ) 看板: TransPhys
標題: Re: 請問關於計算電容時的問題
時間: Thu Jul 21 10:45:45 2005
※ 引述《fantasywater (狂想)》之銘言：
: 在計算電容時,有時候會計算插入介電質時的情形
: 想請問此時外加的電池仍然連接時或將其移除之後
: 對電容及板上自由電荷的影響有何差異
若是沒有做放電的動作 電容就會一直維持著一個電壓
但時間過了很久 電荷還是會跑光光
: 題目是會做了 可是一直不知道應該如何解釋
: 另外 關於崩潰電壓 我也不知道造成崩潰電壓的條件為何
: 又為何會造成崩潰電壓 與材料以及電動式的關係
: HOLIDAY也都沒有講得很清楚 可以幫我解釋一下嗎?
在PN接面加上逆向偏壓時，理想狀況下是不會有電流產生，
但實際情況卻有一微小的逆向電流(由少數載子造成)，
若此時不斷的加大逆向偏壓，則少數載子獲得能量，
而產生大量的逆向電流，此即為崩潰
各種的元件因參雜程度不同，而有不同崩潰電壓，
至於電壓多大則要看廠商給的資料 很多網站都可查的到
我還有很多東西沒解釋到，
建議你去圖書館翻一些電子學的書會比較清楚
有錯誤的地方還請各位指正,謝謝
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.116.143.85
> -------------------------------------------------------------------------- <
作者: xpsteven (良風有序 秋月無邊) 站內: TransPhys
標題: Re: 請問關於計算電容時的問題
時間: Thu Jul 21 15:15:55 2005
※ 引述《fantasywater (狂想)》之銘言：
: 在計算電容時,有時候會計算插入介電質時的情形
: 想請問此時外加的電池仍然連接時或將其移除之後
: 對電容及板上自由電荷的影響有何差異
: 題目是會做了 可是一直不知道應該如何解釋
: 另外 關於崩潰電壓 我也不知道造成崩潰電壓的條件為何
: 又為何會造成崩潰電壓 與材料以及電動式的關係
: HOLIDAY也都沒有講得很清楚 可以幫我解釋一下嗎?
崩潰電壓可分兩類,累增崩潰和齊納崩潰,這兩種崩潰現象在PN逆偏時會同時發生
齊納崩潰是因重摻雜導致空乏區陽離子化嚴重所以建立的內建電場更強,導致健全
的共價鍵變形,增加逆偏電壓會加大空乏區,陽離子畫更劇烈時得共價鍵變形破裂,
導致PN接面逆偏導通,一般來說<5V主要崩潰原因為此.
累增崩潰,逆偏時對少數載子是有利於跨越空乏區,逆偏電壓越強行成之逆偏電流強,
這些電流在空乏區亦會撞擊健全共價鍵,電流越強導致共價鍵受損,又產生電子電洞對
,更利於導通最後崩潰,一般來說>7V主要崩潰原因為此.
若diode崩潰電壓界於5~7V則上述二效應都一樣顯著.附註,diode的崩潰非破壞性,斷掉
的共價鍵可以重新鍵結.diode會壞掉是因為大電流大功率導致燒燬.
--
平平都是男人 ╲ ／
為什麼當我們努力推導著公式 ╳
別人卻努力的推倒著女生 ／ ＼psteven
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 218.166.157.81
> -------------------------------------------------------------------------- <
作者: unknown1 (unknown1) 站內: TransPhys
標題: Re: 請問關於計算電容時的問題
時間: Thu Jul 21 21:35:40 2005
請問什麼是崩潰電壓?
※ 引述《xpsteven (良風有序 秋月無邊)》之銘言：
※ 引述《fantasywater (狂想)》之銘言：
: 在計算電容時,有時候會計算插入介電質時的情形
: 想請問此時外加的電池仍然連接時或將其移除之後
: 對電容及板上自由電荷的影響有何差異
: 題目是會做了 可是一直不知道應該如何解釋
: 另外 關於崩潰電壓 我也不知道造成崩潰電壓的條件為何
: 又為何會造成崩潰電壓 與材料以及電動式的關係
: HOLIDAY也都沒有講得很清楚 可以幫我解釋一下嗎?
崩潰電壓可分兩類,累增崩潰和齊納崩潰,這兩種崩潰現象在PN逆偏時會同時發生
齊納崩潰是因重摻雜導致空乏區陽離子化嚴重所以建立的內建電場更強,導致健全
的共價鍵變形,增加逆偏電壓會加大空乏區,陽離子畫更劇烈時得共價鍵變形破裂,
導致PN接面逆偏導通,一般來說<5V主要崩潰原因為此.
累增崩潰,逆偏時對少數載子是有利於跨越空乏區,逆偏電壓越強行成之逆偏電流強,
這些電流在空乏區亦會撞擊健全共價鍵,電流越強導致共價鍵受損,又產生電子電洞對
,更利於導通最後崩潰,一般來說>7V主要崩潰原因為此.
若diode崩潰電壓界於5~7V則上述二效應都一樣顯著.附註,diode的崩潰非破壞性,斷掉
的共價鍵可以重新鍵結.diode會壞掉是因為大電流大功率導致燒燬.
--
平平都是男人 ╲ ／
為什麼當我們努力推導著公式 ╳
別人卻努力的推倒著女生 ／ ＼psteven
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 218.166.157.81
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.116.143.152