[問題] 請教有關"負電容"的問題

[jamtu (月光下的智慧)]

大家好


假設有一個differential pair

           _______________________
            |               |
            <               <
          R <             R <
            <               <
            |               |
        Von |               | Vop
            |               |
            |               |
          |--               --|
 Vip ----||                   ||---- Vin
          |->               <-|
            |               |
            |_______________|
                    |
                  Ibias
                    |
                   三

系統小信號增益為A = gm*R > 0


我們知道Vip跟Von之間有寄生電容Cgd

從input看進去，Cgd會被放大(1+A)倍，造成input impedance的下降

為了減少這樣的情形

可以在Vip跟Vop之間擺放一個電容 Cn = Cgd

等效上產生一個負的電容 = (1-A)Cn


我想請問的是，如果實務上做不準，而導致等效出來 (1-A)Cn > (1+A)Cgd

系統會不會不穩定發生震盪？

也就是我想順便把Cgs給cancel掉，增大Cn會不會發生問題？

如果整個系統等效看進去的電容是負的，是不是會因為正回授而震盪？


因為我跑暫態沒有看出這個問題

但是又怕實際出來不穩定，因為幾乎沒看過有人這樣用過

怕自己觀念有問題

想請教板上的各位　謝謝

--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.112.48.152
※ 編輯: jamtu           來自: 140.112.48.152       (11/05 02:03)
推 mmonkeyboyy:我也沒看過人家這樣用過  但之前上課時有討論過理由
→ mmonkeyboyy:好像是balance之類的問題
→ mmonkeyboyy:至於負電容@@"~ 這post simulation下去會知道
→ mmonkeyboyy:因為那一點會變一個sink不是嗎?
推 powerdown:若整個系統等效看進去的電容是負的，在操作於特定頻率時
→ powerdown:可能會產生諧振，會有filter的效果~我想是這樣
推 xuwei:樓上真深
> -------------------------------------------------------------------------- <

作者: iiiikkk (東森媒體科技) 看板: Electronics
標題: Re: [問題] 請教有關"負電容"的問題
時間: Sat Nov  5 09:00:39 2011


個人淺見如下, 謹供參考

Vip-Vop串一個電容, Vin-Von串一個電容

等效上對高頻訊號而言,形容一個latch,

若在某一個頻率所產生的-1/2gm < (2~3)*R,就會滿足振盪的條件

但是在低頻時, 所產生的close-loop gain很小, 所以不會有振盪的問題

所以端看你希望加的電容多大,以及操作頻率決定電路的操作


※ 引述《jamtu (月光下的智慧)》之銘言：
: 大家好
: 假設有一個differential pair
:            _______________________
:             |               |
:             <               <
:           R <             R <
:             <               <
:             |               |
:         Von |               | Vop
:             |               |
:             |               |
:           |--               --|
:  Vip ----||                   ||---- Vin
:           |->               <-|
:             |               |
:             |_______________|
:                     |
:                   Ibias
:                     |
:                    三
: 系統小信號增益為A = gm*R > 0
: 我們知道Vip跟Von之間有寄生電容Cgd
: 從input看進去，Cgd會被放大(1+A)倍，造成input impedance的下降
: 為了減少這樣的情形
: 可以在Vip跟Vop之間擺放一個電容 Cn = Cgd
: 等效上產生一個負的電容 = (1-A)Cn
: 我想請問的是，如果實務上做不準，而導致等效出來 (1-A)Cn > (1+A)Cgd
: 系統會不會不穩定發生震盪？
: 也就是我想順便把Cgs給cancel掉，增大Cn會不會發生問題？
: 如果整個系統等效看進去的電容是負的，是不是會因為正回授而震盪？
: 因為我跑暫態沒有看出這個問題
: 但是又怕實際出來不穩定，因為幾乎沒看過有人這樣用過
: 怕自己觀念有問題
: 想請教板上的各位　謝謝

--
※ 發信站: 批踢踢實業坊(ptt.cc) 
◆ From: 123.195.52.202
推 jamtu:謝謝!
> -------------------------------------------------------------------------- <

作者: obov (來噓蒼真) 看板: Electronics
標題: Re: [問題] 請教有關"負電容"的問題
時間: Sat Nov  5 11:32:54 2011

※ 引述《iiiikkk (東森媒體科技)》之銘言：
: 個人淺見如下, 謹供參考
: Vip-Vop串一個電容, Vin-Von串一個電容
: 等效上對高頻訊號而言,形容一個latch,
: 若在某一個頻率所產生的-1/2gm < (2~3)*R,就會滿足振盪的條件
: 但是在低頻時, 所產生的close-loop gain很小, 所以不會有振盪的問題
: 所以端看你希望加的電容多大,以及操作頻率決定電路的操作
:
1/2gm < (2~3)*R這個跟頻率無關   只要gain夠大   就是會振
這種feed-forward cap的做法也不能說罕見  只是設計時要小心
而且negative input cap的頻率範圍也不高
(後面擺個source follower降output imp會增加不少頻寬)

其實只要翻翻課本把詳細推倒Cgd的公式正號轉負號
->右半平面的zero會變成左半平面
->gm*r大到一個程度會有pole跑到右半平面->必震盪

實務上用的人不多，gm*R不太好控制，cap variation大，寄生電容也是問題
group delay/phase response也會醜到讓人卻步
如果只是要拿來當negative cap->避免震盪所以gain可能略大於2
->電流/area都大

--
※ 發信站: 批踢踢實業坊(ptt.cc) 
◆ From: 99.34.228.84
推 jamtu:謝謝！