[問題] Deep n-well的nmos LVS一直認不到

[aj7434 (ATF)]

        因為設計上的需要，所以要用到沒有body effect的NMOS

        可是照著tsmc 0.18的design rule畫完，LVS就是認不到>"<

        叫P-Cell來也是認不到，想請問一下各位要做什麼設定或是要加哪些layer

        LVS才能認出來呀@@

--
※ 發信站: 批踢踢實業坊(ptt.cc) 
◆ From: 140.109.223.188
推 deathcustom:會不會你的netlist上mos選錯
→ deathcustom:像tsmc.13 deep nwell就不是nmos1v
推 aj7434:我的report上面就只有一個錯，layout少一個
→ aj7434:NMOS....還是要加一些dummy層才認的到?
→ Izangel:名字有改成n1嗎?
> -------------------------------------------------------------------------- <

作者: glaxchen (請勿拍打餵食) 看板: comm_and_RF
標題: Re: [問題] Deep n-well的nmos LVS一直認不到
時間: Mon Dec 10 00:25:17 2007

※ 引述《aj7434 (ATF)》之銘言：
:         因為設計上的需要，所以要用到沒有body effect的NMOS
:         可是照著tsmc 0.18的design rule畫完，LVS就是認不到>"<
:         叫P-Cell來也是認不到，想請問一下各位要做什麼設定或是要加哪些layer
:         LVS才能認出來呀@@

  1. 建議可以做DRC，或許問題發生點在其他地方。
  2. LVS時，用DNW的NMOS，model name需要更改，請檢查netlist檔
  3. 用DNW layout時，需要以n-well包起來，請確認一下
  4. 若你用的是Calibre-LVS的話，在extraction report中有更詳細的問題敘述
     而且能幫你指向問題發生點。(會開新的視窗)
  5. 承上。Calibre-LVS的oprtion中，設定soft connection check的選項，會幫你
     紀錄body端可能的問題。(好像要設定才叫得出第4點的視窗，有點忘記了XD)

以上，希望對你有所幫助^^

--
※ 發信站: 批踢踢實業坊(ptt.cc) 
◆ From: 122.146.194.100
→ glaxchen:option, 打太快了XD
→ ISSCC:補充3.，需要以n-well包起(且將N+接至VDD)