推 youyouyou:可以問問為什麼要這樣做呢? 118.169.21.45 05/23 23:17
→ youyouyou:我想你要不要考慮到你設計電路的調變原 118.169.21.45 05/23 23:18
→ youyouyou:理? 118.169.21.45 05/23 23:18
→ wildwolf:原PO自己都講了，頻率會飄掉，這部分的問 140.113.212.31 05/24 07:27
→ wildwolf:題原PO打算怎麼解決?留給Baseband處理 140.113.212.31 05/24 07:28
→ wildwolf:? Baseband 能容許的 CFO 也是有範圍的 140.113.212.31 05/24 07:29
推 kevil:所以完整的接收機設計應該至少包含四個方塊? 140.117.167.47 05/24 12:55
推 ihlin:其實不止啦，去找一下paper會比較有概念 75.36.182.245 05/27 01:49
> -------------------------------------------------------------------------- <
作者: ihlin () 看板: comm_and_RF
標題: Re: [問題] 接收機設計....
時間: Wed May 28 09:34:39 2008
※ 引述《dearbear (機車 3+1 橫之旅)》之銘言：
: 一般在設計射頻晶片接收機(receiver)時候
: 大多只設計lna和mixer
: lo訊號採用外部的儀器給
: 現在如果多加入vco的設計進去(不含pll)
: 這樣震盪出來的信號直接給接收機使用
: 會不會有什麼問題
: 會不會相位雜訊太糟糕或是頻率會飄掉.....
如果是CMOS設計的話，那這兩個問題確實嚴重，假設沒有PLL，
因為free running VCO的低頻phase noise很大
如果有in-band interferer或是訊號本身就是multi-tone的話
在reciprocal mixing下會產生in-band noise
而頻率會跑掉就更不用說了
: 好像大多數有加vco的接收機電路都有包含pll給他鎖定頻率
: 有大大看過lna_+mixer+vco的電路設計???
: 謝謝!!
沒有PLL的receiver在一些學術界的超高頻設計還滿常見的，
到ieeexplore用找>20GHz的receiver應該可以找到一堆
http://0rz.tw/994d6 <-- 一例
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 209.234.132.21
> -------------------------------------------------------------------------- <
作者: bboobb (真累...) 看板: comm_and_RF
標題: Re: [問題] 接收機設計....
時間: Sat Jun 14 00:14:13 2008
如果只是想測試性的下線
可以在VCO輸入端給一個定值的bias電壓嗎？
這樣頻率就不會跑了吧？
煩請高手指教囉
※ 引述《ihlin ()》之銘言：
: ※ 引述《dearbear (機車 3+1 橫之旅)》之銘言：
: : 一般在設計射頻晶片接收機(receiver)時候
: : 大多只設計lna和mixer
: : lo訊號採用外部的儀器給
: : 現在如果多加入vco的設計進去(不含pll)
: : 這樣震盪出來的信號直接給接收機使用
: : 會不會有什麼問題
: : 會不會相位雜訊太糟糕或是頻率會飄掉.....
: 如果是CMOS設計的話，那這兩個問題確實嚴重，假設沒有PLL，
: 因為free running VCO的低頻phase noise很大
: 如果有in-band interferer或是訊號本身就是multi-tone的話
: 在reciprocal mixing下會產生in-band noise
: 而頻率會跑掉就更不用說了
: : 好像大多數有加vco的接收機電路都有包含pll給他鎖定頻率
: : 有大大看過lna_+mixer+vco的電路設計???
: : 謝謝!!
: 沒有PLL的receiver在一些學術界的超高頻設計還滿常見的，
: 到ieeexplore用找>20GHz的receiver應該可以找到一堆
: http://0rz.tw/994d6 <-- 一例
--
你知道零減八等於多少嗎?^^........
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.122.239.19