推 teamtarget:最後一句不懂...意思是未來AM2因這個技術會漲價? 06/23 23:36
→ wmark:這種芭樂真大顆...不知道會不會吃到這種水果 06/23 23:38
推 henk:AM2雙核不是有降價嗎 減50% 06/23 23:42
推 xcxc:意思是說不用軟體支援雙核心就能發揮雙核心的效能??好強呀XDD 06/23 23:42
→ henk: 簡單說一下 eg 3800 X2 一個核心是2.0Ghz 06/23 23:44
→ henk:在一般情形下 是只有一個核心會跑(程式無支援雙核心) 06/23 23:45
→ henk:那麼雙核可以合併成單核效能 2.0Ghz X2 06/23 23:46
→ henk:變成4.0Ghz 雙核模擬成單核跑 06/23 23:47
推 milen:HT就是為了CPU閒置過重才出現的...這樣子閒置會更多吧@_@ 06/24 00:02
推 henk:注意喔 不是HT(超線程技術) 是R-HT (反轉超線程) 06/24 00:07
推 APC:很久之前就有傳了...CPU的SLi技法 XD 06/24 00:19
推 jessti:那之前的測試是因為主機板跟OS沒支援所以沒測到這個功能? 06/24 00:30
推 xcxc:所以說這次是把雙核心CPU模擬成單核心CPU?? 06/24 00:37
→ xcxc:雖然說會浪費更多效能但對沒在更新的舊軟體可以有幫助是嗎?? 06/24 00:39
推 milen:我知道是反轉........ 06/24 00:40
推 henk:應該不只是軟體支援..可能連晶片設計都要改.. 06/24 00:45
→ henk:所以應該和intel的HT技術不同.(話說這是AMD跟intel買的..) 06/24 00:47
→ scores:.....這篇難度好高....看不懂 06/24 00:51
推 xcxc:晶片本來就要支援吧,HT不是也一樣 06/24 01:01
推 henk:可是RHT跟intel的技術不同..不知道是否還會有cpu閒置的情形. 06/24 02:01
※ 編輯: henk 來自: 59.112.34.26 (06/24 02:03)
推 dolphinus:superscale 的小小應用.... 06/24 02:33
→ herculex:K8不像netburst那樣容易有閒置的時脈吧!? 06/24 04:46
→ herculex:AMD要在CPU動什麼手腳不用更改主機板設計 06/24 04:48
→ herculex:Intel的HT 舊晶片也只要更新BIOS就可以啟用 06/24 04:49
> -------------------------------------------------------------------------- <
作者: sai25 (hyde) 看板: hardware
標題: Re: [News] 不知是不是芭樂..AMD反超線程技術
時間: Sat Jun 24 12:28:09 2006
※ 引述《henk ( :P)》之銘言：
: 反超線程！AM2戰扣肉的殺手鐧
: 據稱，AMD已經在雙核心Socket AM2處理器當中內置了回擊扣肉（Conroe）處理器的殺手
: 鐧，即反超線程技術(Reverse-HyperThreading)。
: 所 謂反超線程技術，即讓2個Socket AM2處理器核心為1個單線程程式同時進行計算服務
: 。雙核心Socket AM2處理器可以將單線程程式劃分成2個部分，讓2個核心來共同加速計算
: 。採用反超線程技術，雙核心Sockte AM2處理器每個時鐘週期可以處理6條指令。
有這種東西的話 那所有的軟體都不需要重寫支援雙核心了
現有的所有程式都可以直接發揮雙核心的效能..
...真是太神奇了 我覺得不太可能...
沒有多執行緒的程式只能從頭按照順序跑到尾...
沒有地方可以讓另一個核心從中間插入執行的....他要從程式的哪一段執行?
支援雙核心根本是程式本身有沒有寫的問題....
有這麼方便的東西可以讓程式自動分成N段來跑嗎..
如果這樣的話哪所有的程式設計師都不用重寫了= =所以蠻懷疑的...
感覺是芭樂+1..
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 220.132.201.138
推 maigawapa:Flashget ? 06/24 12:30
推 SCSonic:快加喚CPU大師 06/24 12:41
推 sstan:如果這不是芭樂的話....那AMD的確有實力嗆聲.. 06/24 13:54
推 xcxc:這方法就算是真的也不過是用硬幹的讓軟體支援雙核心 06/24 14:47
→ xcxc:不可能比針對雙核心最佳化的效能還好...... 06/24 14:53
推 SCSonic:全部自動硬幹，效果還是會很好的 06/24 15:37
推 xcxc:硬幹這麼強的話就沒人要作最佳化了 06/25 00:20
推 storier:當然可以達成 犧牲的效能也是可觀的 06/25 06:24
→ storier:不過對單一繁重工作有加速的效果也是無庸置疑的 06/25 06:25
> -------------------------------------------------------------------------- <
作者: SmallBeeWayn (喵喵叫的蜜蜂貓) 看板: hardware
標題: Re: [News] 不知是不是芭樂..AMD反超線程技術
時間: Sat Jun 24 14:43:27 2006
※ 引述《sai25 (hyde)》之銘言：
: ※ 引述《henk ( :P)》之銘言：
: : 反超線程！AM2戰扣肉的殺手鐧
: : 據稱，AMD已經在雙核心Socket AM2處理器當中內置了回擊扣肉（Conroe）處理器的殺手
: : 鐧，即反超線程技術(Reverse-HyperThreading)。
: : 所 謂反超線程技術，即讓2個Socket AM2處理器核心為1個單線程程式同時進行計算服務
: : 。雙核心Socket AM2處理器可以將單線程程式劃分成2個部分，讓2個核心來共同加速計算
: : 。採用反超線程技術，雙核心Sockte AM2處理器每個時鐘週期可以處理6條指令。
: 有這種東西的話 那所有的軟體都不需要重寫支援雙核心了
: 現有的所有程式都可以直接發揮雙核心的效能..
: ...真是太神奇了 我覺得不太可能...
: 沒有多執行緒的程式只能從頭按照順序跑到尾...
: 沒有地方可以讓另一個核心從中間插入執行的....他要從程式的哪一段執行?
: 支援雙核心根本是程式本身有沒有寫的問題....
: 有這麼方便的東西可以讓程式自動分成N段來跑嗎..
: 如果這樣的話哪所有的程式設計師都不用重寫了= =所以蠻懷疑的...
: 感覺是芭樂+1..
這種技術的討論要討論到組語的的層級....
舉例來說，指令 A = A * B + C
在單核這樣算
讀取A 到 L1記憶體 X
讀取B 到 L1記憶體 Y
X = X * Y
讀取C 到 L1記憶體 Y
X = X + Y
寫入A 從 L1記憶體 X
讀取下一個指令
理論上可以用雙核這樣算
讀取A 到 L1記憶體 X 讀取B 到 L1記憶體 Y
X = X * Y 讀取C 到 L1記憶體 Y
X = X + Y
寫入A 從 L1記憶體 X 讀取下一個指令
上面的例子只是簡單的四則運算
其他的例如把128bit的SSE運算分割成高低位元來算
或是還有很多其他的指令都可以分開來算
所以說在理論上這樣的目標確實可以達成
但是CPU內部運作極其複雜，能夠得到多少加速很難說
此外，在加速單工運作之下，是否犧牲了多工效能？
=======================================================
其實上面範例的這個作法應該早就在單核心中做到了
所以方法是什麼呢....?
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.115.207.65
※ 編輯: SmallBeeWayn 來自: 140.115.207.65 (06/24 14:53)
推 Iam449:專業的來了...... 06/24 14:59
→ scores:....開始懂了... 06/24 15:29
推 cmy0805:是存取到register,並非記憶體 06/24 15:33
→ cmy0805:還有如果你要存取到 L1 cache,那會變的更慢 06/24 15:33
→ cmy0805:AMD的雙核cache並沒有共享,兩個核心要存取在cache中的資料 06/24 15:34
→ cmy0805:一個核心要存取另一個核心cache的資料,要透過FSB 06/24 15:34
→ cmy0805:那只會變的更慢而已 06/24 15:35
→ cmy0805:這種簡單的四則運算,資料是存放在暫存器 06/24 15:36
→ cmy0805:並非拆解指令,應該是將多條指令送往兩個核心執行 06/24 15:47
→ cmy0805:或是將多個thread送往兩個核心執行 (純猜測) 06/24 15:49
推 leav:看起來類似superscaler, 但這種技術還要跨雙核未免太小題大作 06/24 16:50
→ leav:我個人是蠻懷疑效能有增加多少... 06/24 16:52
推 DVE:cache沒共享的是目前的Pentium D吧……單純只是把兩顆封裝起來 06/24 18:15
推 henk:AMB不是FSB..是Hyper transport..FSB是intel的專利.. 06/24 20:00
推 renic:AMD的雙核cache是共享的吧，沒共享的是intel的Pentium D吧 06/24 22:37
> -------------------------------------------------------------------------- <
作者: littleshan (我要加入劍道社!) 站內: hardware
標題: Re: [News] 不知是不是芭樂..AMD反超線程技術
時間: Sun Jun 25 00:39:57 2006
※ 引述《SmallBeeWayn (喵喵叫的蜜蜂貓)》之銘言：
: 這種技術的討論要討論到組語的的層級....
: 舉例來說，指令 A = A * B + C
: 在單核這樣算
以下的 L1 cache 都要改成 register
: 讀取A 到 L1記憶體 X
: 讀取B 到 L1記憶體 Y
: X = X * Y
: 讀取C 到 L1記憶體 Y
: X = X + Y
: 寫入A 從 L1記憶體 X
: 讀取下一個指令
: 理論上可以用雙核這樣算
: 讀取A 到 L1記憶體 X 讀取B 到 L1記憶體 Y
: X = X * Y 讀取C 到 L1記憶體 Y
: X = X + Y
: 寫入A 從 L1記憶體 X 讀取下一個指令
根本用不到雙核
這叫 superscalar
十年前的 Pentium 就會做了
: 上面的例子只是簡單的四則運算
: 其他的例如把128bit的SSE運算分割成高低位元來算
高低位是什麼意思？
不過就是一次進行多筆資料的運算罷了
: 或是還有很多其他的指令都可以分開來算
: 所以說在理論上這樣的目標確實可以達成
: 但是CPU內部運作極其複雜，能夠得到多少加速很難說
: 此外，在加速單工運作之下，是否犧牲了多工效能？
: =======================================================
: 其實上面範例的這個作法應該早就在單核心中做到了
: 所以方法是什麼呢....?
那篇文章根本就是唬爛
AMD 從 K7 開始就是 9-issue superscalar CPU
理論上一個 cycle 最多可以執行九條指令
不過事實上因為指令間有相依性
現實上每個 cycle 能同時執行超過兩條指令就要偷笑了 更別說是九條
照那篇文章的意思
結合兩顆 dual core 是有可能變成一個更大的 18-issue superscalar CPU
問題是九條指令你都利用不完了
這樣做當然一點也不會變快
AMD 也許是有什麼秘技
但絕對不可能是這個
: --
: ※ 發信站: 批踢踢實業坊(ptt.cc)
: ◆ From: 140.115.207.65
: ※ 編輯: SmallBeeWayn 來自: 140.115.207.65 (06/24 14:53)
: 推 Iam449:專業的來了...... 06/24 14:59
: → scores:....開始懂了... 06/24 15:29
: 推 cmy0805:是存取到register,並非記憶體 06/24 15:33
: → cmy0805:還有如果你要存取到 L1 cache,那會變的更慢 06/24 15:33
: → cmy0805:AMD的雙核cache並沒有共享,兩個核心要存取在cache中的資料 06/24 15:34
好不容易有人說對了
: → cmy0805:一個核心要存取另一個核心cache的資料,要透過FSB 06/24 15:34
: → cmy0805:那只會變的更慢而已 06/24 15:35
可惜這邊錯了
一來 K8 不是用 FSB
二來 dual core K8 有一層 system request interface
所以一個核心用另一個核心的 cache 時基本上都在 CPU 內部完成
: → cmy0805:這種簡單的四則運算,資料是存放在暫存器 06/24 15:36
: → cmy0805:並非拆解指令,應該是將多條指令送往兩個核心執行 06/24 15:47
: → cmy0805:或是將多個thread送往兩個核心執行 (純猜測) 06/24 15:49
: 推 leav:看起來類似superscaler, 但這種技術還要跨雙核未免太小題大作 06/24 16:50
: → leav:我個人是蠻懷疑效能有增加多少... 06/24 16:52
嗯 這是增加效能最爛的方法
不但不會變快
還少了一個 core 可以用
: 推 DVE:cache沒共享的是目前的Pentium D吧……單純只是把兩顆封裝起來 06/24 18:15
: 推 henk:AMB不是FSB..是Hyper transport..FSB是intel的專利.. 06/24 20:00
: 推 renic:AMD的雙核cache是共享的吧，沒共享的是intel的Pentium D吧 06/24 22:37
看你們的共享是什麼意思了
真正做到 cache 共享的目前只有 Conroe
K8 比較像是把另一個 core 的 cache 當作 L3 cache 來用
Pentium D 則完全沒共享 交換資料全部要經過 FSB
拜托大家
回文前先確定自己了解這些東西
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 61.62.3.35
推 holysea:嘿嘿~如果沒有人拋磚怎麼能引到玉呢 06/25 01:13
推 phonelin:我比較有興趣的是，你從那學到這些知識的？我也想... 06/25 02:35
推 dolphinus:總算有人說對東西了... 06/25 02:37
推 BDN:想學嗎？去劍道社!! 06/25 02:51
推 goldie:Agree 推! 06/25 03:22
推 exp04:我也想學..這些要去哪看阿....很有興趣耶.. 06/25 03:33
→ quamtum:Conroe的L2看起來似乎還是說成一個兩倍大L2加些prefetcher 06/25 08:37
→ quamtum:指令相依性要用編譯器盡量拆開這問題intel amd都一樣 06/25 08:41
→ quamtum:高低位是指64 bit alu 當成兩組32bit alu，做複數乘法好用 06/25 08:43
→ quamtum:嗵n看cpu的可以看ia32Intel® Architecture Software＠ 06/25 08:45
→ quamtum:IA-32 Intel® Architecture Software Developer's Manual 06/25 08:58
推 leav:計算機結構 Computer Architecture 06/25 09:52
推 sstan:其實電腦雜誌都有講....... 06/25 11:44
推 ganei:之前有新聞講NEC也有在搞類似的東西，但是code要重新 06/25 23:13
→ ganei:complier過 06/25 23:16
→ scores:...要看懂這些討論 有沒有書單可以開啊 ..... 06/26 01:46
推 Iam449:專業的來了= = 06/26 03:10
> -------------------------------------------------------------------------- <
作者: eola (eola) 站內: hardware
標題: Re: [News] 不知是不是芭樂..AMD反超線程技術
時間: Mon Jun 26 01:26:24 2006
※ 引述《henk ( :P)》之銘言：
: 反超線程！AM2戰扣肉的殺手鐧
: 據稱，AMD已經在雙核心Socket AM2處理器當中內置了回擊扣肉（Conroe）處理器的殺手
: 鐧，即反超線程技術(Reverse-HyperThreading)。
即使有.名稱會這樣取嗎.......
這是最大的疑點.
: 所 謂反超線程技術，即讓2個Socket AM2處理器核心為1個單線程程式同時進行計算服務
: 。雙核心Socket AM2處理器可以將單線程程式劃分成2個部分，讓2個核心來共同加速計算
: 。採用反超線程技術，雙核心Sockte AM2處理器每個時鐘週期可以處理6條指令。
: AMD預計在7月24日，即Intel正式發佈扣肉（Conroe）處理器當天宣佈這項技術，以回擊
: 扣肉處理器的發佈。但是，AMD這項反超線程技術需要處理器一級緩存和處理器其他部分
: 同步運行。
最主要的是需要compiler,或者是動態重新編譯的技術.
沒看到就不用玩了....
: AMD已經在Socket AM2介面的雙核心Athlon 64 x2處理器當中內置這項技術，為了啟動反
: 超線程技術，消費者需要更新處理器驅動程式和主板BIOS。微軟有可能為反超線程發佈作
: 業系統補丁，在反超線程啟動的時候，將雙核心處理器作為單核心處理器對待。
: AMD反超線程技術可以作動態調整，即在需要的情況下，開啟反超線程技術，將雙核心合
: 併成單核心，完成計算之後又可以恢復成雙核心。目前來看，已經購買了socket AM2
: Athlon 64 X2處理器和相應主板的用戶，將成為AMD反超線程技術的免費玩家。
事實上,可行,但是沒有效益的做法很多.....
我舉一個Hyper Threading的延伸應用.Helper Threading.
附屬的邏輯cpu核心專門用於替主要thread作"L1 cache的prefetch"
好處?假如下次用到load可以節省cycle數量.
壞處?沒有額外的指令確定另外一個核心的同步以及cache狀態.
(結果SSE3就加入了輔助的指令.但這想法也取消了)
效益有限.以及仍然需要compiler重新編譯過程式.
這東西跟這"技術"比較起來.會不會有點眼熟.....
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.114.79.128
推 danceking:你得到它了~~ 06/26 04:09
> -------------------------------------------------------------------------- <
作者: pig (歡迎加入豬頭黨) 站內: hardware
標題: Re: [News] 不知是不是芭樂..AMD反超線程技術
時間: Mon Jun 26 18:16:29 2006
※ 引述《littleshan (我要加入劍道社!)》之銘言：
: 那篇文章根本就是唬爛
: AMD 從 K7 開始就是 9-issue superscalar CPU
: 理論上一個 cycle 最多可以執行九條指令
: 不過事實上因為指令間有相依性
: 現實上每個 cycle 能同時執行超過兩條指令就要偷笑了 更別說是九條
: 照那篇文章的意思
: 結合兩顆 dual core 是有可能變成一個更大的 18-issue superscalar CPU
: 問題是九條指令你都利用不完了
: 這樣做當然一點也不會變快
: AMD 也許是有什麼秘技
: 但絕對不可能是這個
k7/k8你要說是nine-issue或是three-issue都可以，
因為他interger/FP execution等是分開看的，都是three-way
並不是想像中那樣的nine-issue。
詳細的spec在amd的網站上可以抓到，有興趣的人自已k一下吧 :p
不過就算如此，也不可能說兩個加起來就變成啥"每週期可處理6條指令"
3-issue都不能做到3 IPC了，要用rHT變成6？最好是做得到。
btw, conroe是four-issue。
沒猜錯的話這篇報導的源頭的寫法是"IPC Cores"還算可以接受，
被中國人他們翻一翻就不知道變成鳥蛋了，看原文比較實在…
另外，reverse hyper-threading 這東西現在才在這個版出現也是蠻意外(?)的…
4月的時候就有新聞了，不過那時候是說K8L會有這個技術，
現在新聞又起來是因為傳言現在的AM2就已經有這東西。
沒有benchmark，沒有任何正式的發表，沒有效能上的實測，
所以也無從了解實際上的效能如何。
不過這東西在某些層面上可能會比較偏軟體，甚至有可能會是由OS決定要不要開，
比如說正在跑吃重的單執行緒軟體的時候就啟動，平常沒事的時候就一切照舊。
有沒有實際的效用呢？等有benchmark再看看吧。
--
真正值得尊敬的人，
是那些照亮別人，卻沒有光環的人。
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 211.20.47.64
※ 編輯: pig 來自: 211.20.47.64 (06/26 18:17)
推 dolphinus:+1 06/26 18:31